微型计算机系统结构图

3 73
1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q
2 5 6 9 12 15 16 19
4
OE
1
2
4 N25
A
1
A0 A1 A2 A3 A4 LT EN
1 45 1 3
1K
2
4 N25 Ya Yb Yc Yd Ye Yf Yg
AA28971 6 A1 0
D0
D1
D2
D3
D4
A
D5
DD7 6
A0
A1
23 22 21
P3引脚 P3.0 P3.1 P3.2 P3.3
图 5-2 8031 引脚图 表 5-1 P3 口第二功能 兼用功能 串行通讯输入（RXD） 串行通讯输出（TXD） 外部中断0（ INT0） 外部中断1（INT1）
P3.4 P3.5 P3.6 P3.7
定时器0输入(T0) 定时器1输入(T1) 外部数据存储器写选通WR 外部数据存储器读选通RD
3
PA6
PA5 PA4 PA3 PA2 PA1
RD
WR
PA0
CE
PB0
PB1
PB2
PB3
PB4
ALE
PB5
PB6
AD0
AD1
AD2
AD3
PC0
AD4
PC1
AD5
PC2
AD6
PC3
AD7 8 15 5
I O/M
1 11
OC C
3 4 7 8 13 14 17 18
1D 2D 3D 4D 5D 6D 7D 8D
1K
1
2
P1. 0 P1. 1 P1. 2 P1. 3 P1. 4 P1. 5
P3. 4 P3. 5 INT0
INT1
8 03 1
RD WR P2. 7
ALE P0. 0 P0. 1 P0. 2 P0. 3 P0. 4 P0. 5 P0. 6 P0. 7 P2. 0 P2. 1 P2. 2
P SEN
图5-3 8155逻辑结构和芯片引脚图
图 5-3 8155 逻辑结构和芯片引脚图
表5-2 8155芯片的I/O口地址
AD7～AD0
A7
A6
A5
A4
A3
A2
A1
A0
选择I/O口
X
X
X
X
X
0
0
0
命令/状态寄存器
X
X
X
X
X
0
0
1
A口
X
X
X
X
X
0
1
0
B口
X
X
X
X
X
0
1
1
C口
X
X
X
X
X
1
0
0
定时器低8位
X
X
T3
P VT1
N C
W
4 N25
3 00
3 00
1A
7 41 4 1 Y
2A
2Y
3A
3Y
4A
4Y
5A
5Y
6A
6Y
SB1 +5V
SB2
N
T2
ຫໍສະໝຸດ Baidu
B
+5
+36
4 N25
3 4K
RP
3 0K* 3 U V W
4 N25
LM3 39
1
-
3
+
2
+
+5
1 0K
A
5 .1 K
LM3 39
N A
4 N25
+
+ 1 0K
T0 T1
RAM
定时/计数器
CPU
并行接口
串行接口
中断系统
P0 P1 P2 P3
图 5-1
TXD RXD
INT0 INT1
MCS-51 单片机结构框图
1 2
3 4 5
P1.0 P1.1 P1.2 P1.3 P1.4
6 7 8 9
10
11 12 13
14 15 16 17
18 19 20
P1.5 P1.6 P1.7 RST/VPD RXD P3.0 TXD P3.1 INT0 P3.2 INT1 P3.3 T0 P3.4 T1 P3.5 WR P3.6 RD P3.7 XTAL2 XTAL1 VSS
-
-
Toi s 1
U
* i
-
-
Ki is 1
KsKl
Id
is
Tl s 1 Tis 1
图 4-1 电流环动态结构图及其化简
1 Tons 1
IL
ASR
1
n
1
Tis 1
Tl s
_
_
Tons 1
ASR
U
* n
_
_
Tns 1
IL
n
1
Tl s
图 4-2 转速闭环的动态结构图及其化简图
时钟电路
ROM
X
X
X
1
0
1
定时器高6位及方式
TH1
TH2
IEB
EA
PC2
PC1
PB
PA
00：空操作 01：停止计数 10：时间到则停止计 数 11：置入工作方式和 计数长度后立即启 动计数，若正在计 数，溢出后按新的方 式和长度计数
0：禁止 B 口中断 1：允许 B 口中断
0：禁止 A 口中 断
1：允许 A 口中 断
DB
时
钟
定
中
CPU
R O
R A
时 计 数
断 系
I/O 口
外部
M
M
器
统
设备
复
位
AB
CB
微型计算机系统结构图
图 2.1 基于单片机的电气串级调速系统原理图
基于单片机的机械串级调速系统原理图
图 2-1 双闭环控制的串级调速系统原理图
U
* i
1
KI is 1
Ks
Ki
Id
TOI s 1
is
Tss 1
Tis 1
GND VCC
2 5 6 9 12 15 16 19
10 20
图5-9 74LS373引脚图
1
2
3
4
5
6
UVW 3 80
Ld
D
VD1
VD3 VD5
VT1 VT3 VT5
D
P
Q?
N
T1
A
U
M 3~
V W
6#
3 6V
N*
VT4 VT6 VT2
VT6
VD4
VD6 VD2
1#
+5
2 0K
1 0K
N* K
1K K
8031 8051 8751
VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3
40 39 38
37 36 35
34 33 32
31 30 29 28
27 26 25 24
P2.2 P2.1 P2.0
Sheet o f
E:\程序（不可删）\PROTEL 9 9\EXAMPLES\BDArCawKnUPB~y1: 2.DDB
5
6
图 5-10 系统的硬件结构图
开始 系统初始化 转速运行状态判断子程序 三相电源不对称
同步信号丢失 有晶闸管未导通 触发器移相控制子程序
调速 结束
输出保护程序
A2
A3
A
A4
A5
1
A6
A7
2 71 6
8
7
c dp
a b c d e f g dp
1 0K
3 6V C
+5
1 0K 1 0K
+36
1 00 * 7
+5
1
2
3
5 4
6
7
81
2
3
5 4
6
7
8
1
2
3
5 4
6
7
8
1
2
3
5 4
6
a b c d e f g dap b c d e f g dp a b c d e f g dp
图5-7 LM339外型及管脚排列图
图5-8 LM339构成的双限比较器
表5-3 74LS373的功能表
OE
G
D
Q n1
0
1
1
1
0
1
0
0
0
0
X
Qn
1
X
X
高阻
3 4 7 8 13 14 17 18
D0 D1 D2 D3 D4 D5 D6 D7
1 11
OE LE
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
图 5-4 8155 命令寄存器格式
× A 口中断标志请求 A 口缓冲器满空标志 A 口中断允许标志 B 口中断标志请求 B 口缓冲器满空标志 B 口中断允许标志 定时器中断标志，定时器计数到 指定长度置“1”，读状态后清“0”
图5-5 8155状态寄存器格式
图 5-6 8155 作计数器时的格式
定义端口 B 0：输入 1：输出
定义端 口A 0：输入 1：输出
定义端口 C 00：ALT1、A 口、B 口基本输入输出，C 口输入 01：ALT1、A 口、B 口基本输入输出，C 口输出 10：ALT3，A 口选通输入输出，B 口基本输入输 出
PC0：AINTR PC1：ABF PC2：ASTB PC3～PC5：输入输出 PC0：AINTR PC1：ABF PC2：ASTB PC3：BINTR PC4：BBF PC5：BSTB
d
d
d
d
fgb
B
e
c dp e
c dp
e
c dp
e
fgb
fgb
fgb
VCC a
VCC a
VCC a
VCC a
9
9
9
9
1 2
7 40 6 * 4
1 2
A1
A
2
2
A
Titl e
基于单片机控制 的串级调速系统 原理图
S iz e
Nu mber
Rev isio n
B
Dat e: F ile :
1 6-Ju n -2 0 07