组合逻辑电路的设计实验报告

实验一组合逻辑电路的设计

1. 实验目的1，掌握组合逻辑电路的功能分析与测试

2 ，学会设计以及实现一位全/减加器电路，

电路设计。

2. 实验器材

74LS00 74LS04 74LS10 74LS86 74LS73 74LS74二输入四与非门六门反向器三输入三与非门二输入四异或门负沿触发JK 触发器双D 触发器

3. 实验内容

1>. 设计舍入与检测的逻辑电路：

1. 输入：4 位8421 码, 从0000-1001 输入信号

接4 个开关，从开关输入。

2. 输出：

当8421 码>=0101（5）时，有输出F1=1

当8421 码中1 的个数是奇数时，有输出以及舍入与检测F2=1,

A

口娱开吳:

D

划内©

2>,设计一位全加/全减器如

图所视：

接开吳

S -

A -

B —Cin(s>

当s=1，时做减法运算，s=0时做加法运算。数，被减数，借位（加数，被加数，进位）Fl (S)

F2 (Co)

A,B,C分别表示减

4.实验步骤

1>.设计一个舍入与检测逻辑电路:

做出真值表：

电路框图

舍入昌检测迄辑曳值表

作出卡诺图，并求出F1,F2

Fl(>5)的卡楮(3和逻籟熬达式逍精棗达式：F1= A L BCBD

F2（l怎奇数）韵卡褚旳和建轿表达式

根据F1F2的表达式做出电路图:

4*n

19/

ZZS^4EL

16

1

3

F2>

按照电路图连接号电路，并且验证结果是否与设计相符

2,＞设计一位全加/全减器做出真值表：

F1的卡诺图

匱軒汞达式：F2= BC-B(S(±)A>C(S@A)

全加冬减器电路说计

按照电路图连接号电路，并且验证结果是否与设计相符

5. 实验体会通过这次试验，我了解了用仪器拼接电路的基本情况。懂得了从电路图到真实电路的基本过程。在连接的时候，很容易因为线或者门出现问题。