电梯控制器VHDL程序设计与仿真答辩
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(1) 最低与计费单价的低位相加,没有进位。费用的次低位 与计费单价的高位相加没有进位；
(2) 最低与计费单价的低位相加,没有进位。费用的次低位 与计费单价的高位相加有进位；
(3) 最低与计费单价的低位相加,有进位。费用的次低位与 计费单价的高位相加没有进位；
(4) 最低与计费单价的低位相加,有进位。费用的次低位与 计费单价的高位相加有进位。
15
计时模块波形仿真
2/25/2019
16
计费模块设计（1）
Ø 将里程按照转化关 系转成相应的用， 将等待时间也按照 一定关系转化成费 用，最后将两者相 加，得到总费用。 计费模块是本设计 的核心模块。
2/25/2019
17
计费模块设计（2）
里程的计费很复杂，计费的最低两位和两位计费单价 在相加的过程会出现进位，为了在各种单价下，计费器都 能正确的计费，设计中考虑了各种临界情况下的进位，这 样就更贴近实际计费器的控制部分。有以下几种情况：
2/25/2019
10
分频模块波形仿真
2/25/2019
11
车轮大小选择模块波形仿真
2/25/2019
12
计程模块设计
Ø 将里程脉冲信号转 化为相应的里程
2/25/2019
13
计程模块波形仿真
2/25/2019
14
计时模块设计
Ø 将等待时间用计数 器进行计数，得到 相应的等待时间信 息。
2/25/2019
2/25/2019
Baidu Nhomakorabea29
致谢
• 真诚地感谢各位评委老 师，谢谢辛勤培育我们 四年的老师们！
2/25/2019
30
2/25/2019
31
谢谢大家！
控
心控制模块，计量 里程信号
制
模块，译码显示部
分等构成。
器
计费/复位
计费
显
计时
示
计程
2/25/2019
5
设计方法
Ø 采用自顶向下，分 模块的设计方法基 于 Quartus II的VHDL 文本输入设计流程 如图所示
2/25/2019
6
设计过程
u 顶层模块原理图
2/25/2019
7
各模块介绍
Ø分频模块设计 Ø 车轮大小选择模块设计 Ø 计程模块设计 Ø 计时模块设计 Ø 计费模块设计 Ø 数据分配模块设计 Ø 译码模块设计
电梯控制器VHDL程序设计与仿真答辩
毕业设计的构成
Ø 毕业设计的设计要求 Ø 设计思路 Ø 设计方法 Ø 设计过程 Ø 总结 Ø 致谢
2/25/2019
2
毕业设计的设计要求
ü 设计的主要技术指标
实现计程车的计价器功能。一方面实现基本功能时，包括在行程 中满足2公里以内：在06:00~23:00为起步价6元，超出2公里，以后每 公里为1.4元 ，其余时间起步价为8元，以后以2元/公里计费。处于等 待的状态下满足2分钟以内计2元，以后以0.5元/分计费。另一方面多 功能的实现，计价器可以根据要求显示需要的内容，可以根据选择键 选择显示总费用，总行程数和总乘车等待时间等等。
2/25/2019
8
分频模块
Ø 分频模块:分频模块 是对系统时钟频率 进行分频。
2/25/2019
9
车轮大小选择模块设计
Ø通过选择开关，可以进 行4种车型计费的模拟。
车轮直径（mm）520 540 560 580 DIP开关表示 00 01 10 11 对应计费圈数 640 610 580 550
2/25/2019
27
硬件调试结果及分析（5）
2/25/2019
28
设计总结
• 本次设计采用VHDL硬件描述语言，按自顶 向下的方法，将设计的系统分成七个相对 独立的模块分别设计,包括分频模块，车型 选择模块，计时模块，计程模块，计费模 块，数据分配模块以及译码显示模块，用 Quartus II软件进行各模块仿真得其波形， 直到各个模块功能仿真都通过后，再将其 合成整体，最后进行综合仿真。
1) 计价范围： 0～999.9元； 计价分辨率： 0.1元；
2）计程范围： 0～999.9公里； 计程分辨率： 0.1公里；
3）计时范围： 99分； 计时分辨率： 1分钟；
2/25/2019
3
设计思路（2）
Ø 根据设计要求，对 时钟信号
分频
于出租车计费器基
本由按键控制部分 等待信号
时钟脉冲部分，核
2/25/2019
18
计费模块波形仿真
2/25/2019
19
数据分配模块设计
Ø 分时将4位里程信号 和4为费用信号数据 传递给译码显示部 分进行显示。
2/25/2019
20
数据分配模块波形仿真
2/25/2019
21
译码模块设计
Ø 译码模块的输入为 4位的BCD码，输出 的是共阴极七段数 码管的7位，输入， 输出一一对应，将
输入的信号，正确
的在数码管上显示
出来，让人更为直
观的看到我们所想 要看到的结果。
2/25/2019
22
译码模块波形仿真
2/25/2019
23
硬件调试结果及分析（1）
2/25/2019
24
硬件调试结果及分析（2）
2/25/2019
25
硬件调试结果及分析（3）
2/25/2019
26
硬件调试结果及分析（4）
(2) 最低与计费单价的低位相加,没有进位。费用的次低位 与计费单价的高位相加有进位；
(3) 最低与计费单价的低位相加,有进位。费用的次低位与 计费单价的高位相加没有进位；
(4) 最低与计费单价的低位相加,有进位。费用的次低位与 计费单价的高位相加有进位。
15
计时模块波形仿真
2/25/2019
16
计费模块设计（1）
Ø 将里程按照转化关 系转成相应的用， 将等待时间也按照 一定关系转化成费 用，最后将两者相 加，得到总费用。 计费模块是本设计 的核心模块。
2/25/2019
17
计费模块设计（2）
里程的计费很复杂，计费的最低两位和两位计费单价 在相加的过程会出现进位，为了在各种单价下，计费器都 能正确的计费，设计中考虑了各种临界情况下的进位，这 样就更贴近实际计费器的控制部分。有以下几种情况：
2/25/2019
10
分频模块波形仿真
2/25/2019
11
车轮大小选择模块波形仿真
2/25/2019
12
计程模块设计
Ø 将里程脉冲信号转 化为相应的里程
2/25/2019
13
计程模块波形仿真
2/25/2019
14
计时模块设计
Ø 将等待时间用计数 器进行计数，得到 相应的等待时间信 息。
2/25/2019
2/25/2019
Baidu Nhomakorabea29
致谢
• 真诚地感谢各位评委老 师，谢谢辛勤培育我们 四年的老师们！
2/25/2019
30
2/25/2019
31
谢谢大家！
控
心控制模块，计量 里程信号
制
模块，译码显示部
分等构成。
器
计费/复位
计费
显
计时
示
计程
2/25/2019
5
设计方法
Ø 采用自顶向下，分 模块的设计方法基 于 Quartus II的VHDL 文本输入设计流程 如图所示
2/25/2019
6
设计过程
u 顶层模块原理图
2/25/2019
7
各模块介绍
Ø分频模块设计 Ø 车轮大小选择模块设计 Ø 计程模块设计 Ø 计时模块设计 Ø 计费模块设计 Ø 数据分配模块设计 Ø 译码模块设计
电梯控制器VHDL程序设计与仿真答辩
毕业设计的构成
Ø 毕业设计的设计要求 Ø 设计思路 Ø 设计方法 Ø 设计过程 Ø 总结 Ø 致谢
2/25/2019
2
毕业设计的设计要求
ü 设计的主要技术指标
实现计程车的计价器功能。一方面实现基本功能时，包括在行程 中满足2公里以内：在06:00~23:00为起步价6元，超出2公里，以后每 公里为1.4元 ，其余时间起步价为8元，以后以2元/公里计费。处于等 待的状态下满足2分钟以内计2元，以后以0.5元/分计费。另一方面多 功能的实现，计价器可以根据要求显示需要的内容，可以根据选择键 选择显示总费用，总行程数和总乘车等待时间等等。
2/25/2019
8
分频模块
Ø 分频模块:分频模块 是对系统时钟频率 进行分频。
2/25/2019
9
车轮大小选择模块设计
Ø通过选择开关，可以进 行4种车型计费的模拟。
车轮直径（mm）520 540 560 580 DIP开关表示 00 01 10 11 对应计费圈数 640 610 580 550
2/25/2019
27
硬件调试结果及分析（5）
2/25/2019
28
设计总结
• 本次设计采用VHDL硬件描述语言，按自顶 向下的方法，将设计的系统分成七个相对 独立的模块分别设计,包括分频模块，车型 选择模块，计时模块，计程模块，计费模 块，数据分配模块以及译码显示模块，用 Quartus II软件进行各模块仿真得其波形， 直到各个模块功能仿真都通过后，再将其 合成整体，最后进行综合仿真。
1) 计价范围： 0～999.9元； 计价分辨率： 0.1元；
2）计程范围： 0～999.9公里； 计程分辨率： 0.1公里；
3）计时范围： 99分； 计时分辨率： 1分钟；
2/25/2019
3
设计思路（2）
Ø 根据设计要求，对 时钟信号
分频
于出租车计费器基
本由按键控制部分 等待信号
时钟脉冲部分，核
2/25/2019
18
计费模块波形仿真
2/25/2019
19
数据分配模块设计
Ø 分时将4位里程信号 和4为费用信号数据 传递给译码显示部 分进行显示。
2/25/2019
20
数据分配模块波形仿真
2/25/2019
21
译码模块设计
Ø 译码模块的输入为 4位的BCD码，输出 的是共阴极七段数 码管的7位，输入， 输出一一对应，将
输入的信号，正确
的在数码管上显示
出来，让人更为直
观的看到我们所想 要看到的结果。
2/25/2019
22
译码模块波形仿真
2/25/2019
23
硬件调试结果及分析（1）
2/25/2019
24
硬件调试结果及分析（2）
2/25/2019
25
硬件调试结果及分析（3）
2/25/2019
26
硬件调试结果及分析（4）