数字直放站中CPRI协议的FPGA实现

数字直放站中CPRI 协议的FPGA 实现

陈岳林1,石江宏2

(1.厦门大学　福建厦门　361005;2.厦门大学无线通信实验室　福建厦门　361005)

摘　要:为了开发数字直放站连接系统,介绍CPRI 协议规范和帧结构,讨论其硬件上的实现方案,给出基于

SCAN25100的FP GA 电路模块设计,采用Verilog 语言设计开发功能模块。该方案具有便于功能扩展、成本低、使用灵活等

特点,通过实际测试表明,此方案可进行可靠的数据传输,性能稳定,从而实现了数字直放站和基站之间更有效的互通,扩大了基站的覆盖范围。

关键词:直放站;CPRI ;现场可编程逻辑阵列;SCAN25100

中图分类号:TN913 文献标识码:B 文章编号:10042373X (2009)042031204

Implementation of CPRI Protocol in Digital R epeater on FPG A

CH EN Yuelin 1,SHI Jianghong 2

(1.Xiamen University ,Xiamen ,361005,China ;2.Wireless Communication Lab ,Xiamen University ,Xiamen ,361005,China )

Abstract :To develop the connection of digital repeaters ,CPRI protocol specification and f rame structure are introduced.Its implementation on hardware is discussed.The detail module design of FP GA circuit and program based on SCAN25100are elaborated.The design is easy to expand and low cost.The experimental analysis shows that the solution could accomplish the data transmission ,and the interconnection between base station and digital repeater are implemented ,the network ′s coverage is enhanced.

K eywords :repeater ;CPRI ;FP GA ;SCAN25100

收稿日期:2008208221

基金项目:福建省重大专项基金资助项目(2007HZ003)

0　引　言随着移动通信的发展,通信网络覆盖范围已经成为衡量通信网络运行的重要标准,直接影响着运营商的经济效益。而直放站的发展应用,已成为提高运营商网络质量,解决网络盲区或弱区问题,增强网络覆盖的主要手段之一。一个基站可以与几个直放站相连,可以组成链状、星型、树型等灵活的拓扑结构,使基站的覆盖范围大大增加。同时,既节省空间,又降低成本,提高了组网的效率。

但由于传统模拟直放站设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,无法实现基站和直放站之间更有效的互通,从而限制了两者之间控制和数据的可靠传输。2003年6年,由包括爱立信、华为、N EC 、北电网络及西门子5大集团合力制定了CPRI (Common Public Radio Interface )接口。该组织成立的主要目的是制定这个接口的标准协议,从而使该接口成为一个公共的可用的指标。开放的CPRI 接口为3G 基站产品和2G 数字直放站在增加效益,提高灵活性方面提供了便利。

1　CPRI 协议概述

CPRI 规范[1]定义了物理层和链路层两层协议,能

实现数字基带IQ 信号传输时分复用,其协议结构图如图1所示[2]。物理层用千兆以太网的标准,传输的数据采用8B/10B 编解码,通过光模块串行发送,为达到所要求的灵活度和成本效益,线路比特速率有614.4Mb/s ,1228.8Mb/s 和2457.6Mb/s 三种。链

路层定义了一个同步的帧结构。帧结构包括基本帧和超帧,每个基本帧的帧频为3.84M Hz ,包括16个时隙,根据线路比特率的不同,每个时隙的大小分别为1B ,2B ,4B 。其中第一个时隙为控制时隙,其余15个

时隙为I/O 数据时隙,用来传送I/O 数据流。超帧则由256个基本帧构成,256个基本帧的控制时隙共同构成超帧的控制结构(如图2所示),同时,定义了快速C/M 通道(以太网)和慢速C/M 通道(HDL C ),用于传送

控制类和管理类的数据,可以对直放站进行维护[3,4]。2　硬件实现方案2.1　方案对比

对于CPRI 硬件实现方案,有以下几种方案可以选择:

1

3《现代电子技术》2009年第4期总第291期 计算机应用技术

(1)PMC 方案。采用PMC7830或PMC7832芯

片,这一类芯片把CPRI 协议全部集成在芯片内部,只

留出接口,使用简单方便,可完全支持用于无线基站连接的公共射频接口(CPRI )规范。

(2)用带ROCKET IO 的FPG A 实现CPRI 协议,此方法灵活性高,但开发时间周期会比较长,影响产品开发。

(3)FP GA 与SCAN25100相结合。由FP GA 实现CPRI 的成解帧及相关接口设计,SCAN25100负责完成8B/10B 编解码和高速串并转换。链路层的帧协议修改方便,而物理层则由芯片完成,使用简单,性能稳定。开发成本较低,且扩展性好。

(4)FP GA 与TL K4015相结合。TL K4015是4通道、0.6～1.5Gb/s 通道收发器,当系统需要多的通道数时,使用该方案可以减少电路板尺寸

。

图1　CPRI

协议结构

图2　CPRI 超帧控制字结构

2.2　硬件详细设计

该设计采用第3种的硬件实现方案,整个硬件实现由5个部分组成,如图3所示,分别为CPRI 链路层协议实现模块,CPRI 物理层协议实现模块、光传输模块、时钟管理模块和系统配置与监控模块。2.2.1　CPRI 链路层协议实现模块

CPRI 链路层只是定义了一个同步的帧结构,而里

面的IQ 数据和控制管理数据都是由用户按需求自由处理的,采用FP GA 实现CPRI 的成帧、解帧及相关的控制,处理灵活,方便以后服务增加进行升级。在下面的软件部分做详细介绍。 2.2.2　CPRI 物理层协议实现模块[5,6]

采用国半的CPRI 串行/解串器SCAN25100,SCAN25100是专门为CPRI 协议设计的高速串并转换芯片,除了串并转换之外,还有8B/10B 编解码功能,其内部结构框图如图4所示

。

图3　

硬件实现框图

图4　SCAN25100结构框图

图4中的TXCL K 和RXCL K 都是双边沿采集数

据,降低了频率要求,光纤接口(DOU T 和RIN )的速率由TXCL K 决定,当TXL C K 为61.44M Hz 时,经8B/10B 编码,再并串转换后,DOU T 的速率就是1228.8Mb/s 。对于RXCL K 也就是接收过程的时钟,可以采用芯片内部自动恢复模式。当作为RE 端时,内部振荡器产生的30.72M Hz 时钟S YSCL K 可以直接作为参考时钟REFCL K ,省去一个精准的外部时钟,而且可以利用芯片上的两个锁相环路自动将远程射频单元同步到负责基带处理工作的基站。当作为REC 端

时,需要由时钟芯片产生30.72M Hz 的时钟给SCAN25100当参考时钟。具体应用时,可以使用芯片

的配置引脚进行芯片工作模式配置,也可以用MDIO 接口对芯片内部寄存器进行编程,达到配置芯片的目的。

此外,该芯片还提供了延迟校准测量功能,通过读内部相应的寄存器值,再进行简单的换算后,就可以得到数据的传输延迟,其准确度达到±800p s 。SCAN25100很好地满足CPRI 物理层的功能,性能稳

定,省去了8B/10B 编解码和接收端的时钟恢复,减轻FP GA 开发压力。2.2.3　光纤传输模块

由于CPRI 光口的传输速率有614.4Mb/s ,

2

3嵌入式技术陈岳林等:数字直放站中CPRI 协议的FP GA 实现