八路抢答器实验报告

八路抢答器设计与制作

一、电路功能

1．主持人控制抢答器工作。

2．抢答有效时间为主持人按下按键后5秒内，其他时间按动抢答键无效。

3．抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由LED数码管显示最先抢答选手编号，否则无显示。

4．抢答开始后由蜂鸣器发出5声1秒的提示音，若在5秒内有人抢答，蜂鸣器立刻停止提示音。并显示抢答选手编号。

二、电路基本参数

输入电压Vcc=5v

三、电路原理框图

3-1 八路抢答器组成电路图设计要求四、有八个抢答按键，一个主持人控制按键。5．

秒内，其他时间按动抢答键无效。抢答有效时间为主持人按下按键后56．。抢答开始后，若五秒内有人抢答，则由7、6、42、1、、3、、507．抢答选手编号为 LED数码管显示最先抢答选手编号，否则无显示。秒内有人抢答，蜂鸣器立刻停5秒的提示音，若在声抢答开始后由蜂鸣器发出．851 止提示音。1

五、电路原理图及工作原理介绍

电路原理图如图2-1所示。

图2-1八路抢答器原理图

K?K为8个抢答按键。74LS148为图中8线/3线优先编码器，其逻辑功能如70D?DA?A均为负逻辑。2-1所示。8路输入信号以及编码输出信号EI为使能表7070控制端，低电平有效，当EI=0

时，正常编码，否则所有输出端均为高电平。当EI=0GG D?D?10?，可见有输出时，GS为低电平时时，且，否则74LS148正常70ss D?D无输入时，EO=0,可见EI=0时，且EO为低电平时表示74LS148编码且有输入。当70正常编码且无输入。

74LS279为4RS触发器，输入信号低电平有效。其中，第一和第三RS触发器有两KK将第一至第三RS触发器复位，将第四个置1端。看RS为主持人控制键，按下88A?A和GS。在正常抢答期间，74LS279作为锁存器，将编码输出锁存，触发器置170A?A反相输出，从而将负逻辑编码变为正逻辑，GS其中同相输出。最后，编码信02号经7段显示译码器74LS48译码由LED显示抢答选手编号。74LS48内部有2K上拉电阻，可直接驱动共阴LED，不需要串联限流电阻。

T?0.7(R?R)C?1S,定时器构成多谐振荡电路，震荡周期占空比由55511011R?R1110??66.7%D。该信号既是倒计数电路的时钟脉冲，又是蜂鸣器的发声的R?2R1110K时，计数器置为6，然后74LS192定时脉冲。由构成5秒倒计时电路。主持人按下8K置除非主持人再次按下以后保持，0不变，开始倒计数，经6个脉冲后，计数值为08Q端与异步清零端CLR相连，当计数器为因为计数器最高输出数，0时若继续倒计数，D Q=1，使计数器清零。则D K复位后，计数器输出为6，前主持人按下按键5个计数脉冲到来后，计数器输8GG打开，时钟输出高电平，若无人抢答，则与非门12345出分别为、、、、，或门212

GG到三极管T,蜂鸣器发出5脉冲经声蜂鸣音。计数器输出为，0或有人抢答时，23G关闭蜂鸣

器不再发声。与非门2K复位后，锁存器74LS279第四个RS触发器置主持人按下按键1，输出端4Q为8GG输出低电平，编码器，门输出高电平，从而使门高电平；计数器74LS192置641G 0，

使锁存器4Q=074LS148被选通，处于正常编码状态。若有人抢答，则，从而s G输出高电平，编码器74LS148使门被关闭，不再编码，输出全为高电平，锁存器输4G输出为0，编码器0，则门74LS148同样被关闭，不再出保持不变。若计数器计数到1编码，输出全为高电平，锁存器输出保持不变。

BI/RBO相连，这是因的74LS148编码器输出端EO与七段显示译码器74LS48K抢答时，编码器具有相同的输出，而前者EO=0，使为，无人抢答时和0号选手按下1LED无显示，后者EO=0,显示0。

六、芯片简介

1.74LS192

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：

图6-1 74LS192的引脚排列及逻辑符号

（a）引脚排列 (b) 逻辑符号

为非同步进位输出端，图中：为加计数端，为置数端，为减计数端，为计数器输入端，、P3P2P0、为非同步借位输出端，、P1、Q2Q1Q0为清除端，、、 Q3为数据输出端。

其功能表如下：

表6-2 74LS192的功能表

3

输出输入

Q0

Q2 Q1 P2 P1 MR

P0 Q3 P3

0 ××××× 0 0 0 1 ××d

a

d

c

b

×c

b

0 a

× 0

加计数×× 1 × 0 1 ×

减计数× 0 1

1

×××74LS148

2.

将两种线路结构型式，和54/74LS1483线优先编码器，共有54/74148线－4LS148为8二进制（八进制）优先编码，即对最高位数据线进行线 3 (4-2-1)0－7）进行8条数据线（ EO）可进行八进制扩展。利用选通端（EI）和输出选通端（译码。芯片管脚如下图所示 6-2 74LS148管脚图图) (低电平有效－7 编码输入端 0)

(低电平有效 EI 选通输入端

) 低电平有效端(A2 三位二进制编码输出信号即编码输出 A0、A1、) 低电平有效片优先编码输出端即宽展端( GS

选通输出端，即使能输出端 EO

内部逻辑图图6-3 74LS148已允许同时输入两个以上编码信号。不过在设计优先编码器时，在优先编码器电路中，优先编码经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，三线优是一个八线-器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148 先级编码器。外，其余输入、输GND(8)脚的集成芯片，除电源脚 VCC(16)和74148优先编码器为16为三位二进制编码为输入信号，7 A2,A1,A0出脚的作用和脚号如图中所标。其中 I 0— I

为片优先编码输出端。 G S是使能输入端， EO使能输出端， EI输出信号，真值表表6-1 74LS148 74LS148由真值表可列输出逻辑方程为：A2 =(I4+I5+I6+I7)EI

EI

A1 = (I2I4I5+I3I4I5+I6+7) ·4

A0 = (I1I2I4I6+I3I4I6+I5I6+I7)· EI

当使能输入 IE=0时，所有输出端群被封锁在高电平。

当使能输入IE=1时，允许编码，在I0～I7输入中，输入 I7优先级最高，其余依次为：

I6,I5,I4,I3,I2,I0，I0等级排列。

使能输出端 O E的逻辑方程为：

EO =I0· I1· I2· I3· I4· I5· 67· EI，

此逻辑表达式表明当所有的编码输入端都是高电平（即没有编码输入），且EI=0时，EO才为零；表明EO的低电平输出信号表示“电路工作，但无编码输入。

扩展片优先编码输出端 G S的逻辑方程为：

GS = (I0+I1+I2+I3+I4+I5+I6+I7)· EI

此时表明只要任何一个编码输入段有低电平信号输入，且EI=0,GS即为低电平。

GS的低电平输出信号表示“电路工作，而且有编码输入。”（GS=0）[1]

在《数字电子技术基础》中，EI表示S,EO表示Ys,GS表示YEX(EX为下标)

3.74LS48