任意进制计数器的设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
同步时序逻辑电路的分析方法 异步时序逻辑电路的分析方法 逻辑功能、自启动功能
任意进制计数器的设计方法
反馈归零法
利用计数器的直接置零端功能，截取计数 过程中的某一个中间状态来控制清零端， 使计数器从该状态返回到零而重新开始计 数，这样就弃掉了后面的一些状态，把模 较大的计数器改成了模较小的计数器。
例1：试用一片二进制计数器74LS293构 成一个十二进制计数器。
例4：使用74LS163构成一个计数状态 为二进制0111~1111的计数器。
wenku.baidu.com 寄存器
• 数码寄存器 四位数码寄存器
移位寄存器
四位左移寄存器
双向移位寄存器
寄存器应用举例
利用数据寄存器 （锁存器）实现单 片机对多个继电器 的控制：利用寄存 器把单片机瞬间输 出的控制信号“记 忆”下来，以便单 片机与其他电路打 交道。
例2：试用十进 制计数器74LS90 构成二十三进制 计数器。
反馈归零法的有关问题
• 1、过渡状态的问题 • 2、归零可靠性问题
反馈置数法
• 例3：使用74LS161构成一个计数状态为二进 制数0000~1101的计数器。 • 注意：74LS161为一个4位可预置的同步计数器； A~D为预置数据输入端，9端为数据置入控制 端（低电平有效,且在CP有效沿作用下能将数 据置入—同步置数）；1端为清零端，低电平 有效(异步置零)；2端为时钟输入端，上升沿 有效；进位信号CO（高电平有效）出现在 QDQCQBQA=1111且ET=1时；EP=1、ET=1且清 零端和置数控制端均无效时，计数器才处于计 数状态；清零端的优先级最高。
任意进制计数器的设计方法
反馈归零法
利用计数器的直接置零端功能，截取计数 过程中的某一个中间状态来控制清零端， 使计数器从该状态返回到零而重新开始计 数，这样就弃掉了后面的一些状态，把模 较大的计数器改成了模较小的计数器。
例1：试用一片二进制计数器74LS293构 成一个十二进制计数器。
例4：使用74LS163构成一个计数状态 为二进制0111~1111的计数器。
wenku.baidu.com 寄存器
• 数码寄存器 四位数码寄存器
移位寄存器
四位左移寄存器
双向移位寄存器
寄存器应用举例
利用数据寄存器 （锁存器）实现单 片机对多个继电器 的控制：利用寄存 器把单片机瞬间输 出的控制信号“记 忆”下来，以便单 片机与其他电路打 交道。
例2：试用十进 制计数器74LS90 构成二十三进制 计数器。
反馈归零法的有关问题
• 1、过渡状态的问题 • 2、归零可靠性问题
反馈置数法
• 例3：使用74LS161构成一个计数状态为二进 制数0000~1101的计数器。 • 注意：74LS161为一个4位可预置的同步计数器； A~D为预置数据输入端，9端为数据置入控制 端（低电平有效,且在CP有效沿作用下能将数 据置入—同步置数）；1端为清零端，低电平 有效(异步置零)；2端为时钟输入端，上升沿 有效；进位信号CO（高电平有效）出现在 QDQCQBQA=1111且ET=1时；EP=1、ET=1且清 零端和置数控制端均无效时，计数器才处于计 数状态；清零端的优先级最高。