第八讲 编码器和译码器

第八讲 编码器和译码器

一、编码器

编码是用代码表示特定对象的过程。编码器是实现编码的逻辑电路。二进制编码的原则是用n 位二进制代码可以表示2n 个信号,对N 个信号编码时，应由2n ≥N 来确定编码位数n 。

1. 二进制编码器：用n 位二进制代码对2n 个信号进行编码的电路。

8-3编码器电路（3位二进制编码器）：8个输入信号互斥。当I 1~I 7输入为0时，输出就是I 0的编码。I 0未画出。

输入信号为高电平有效（有效：表示有编码请求），输出代码编为原码（对应自然二进制数）。

2. 二—十进制编码器：将0~9十个十进制数转换为二进制代码的电路。

I 9 I 8 I 7I 6I 5I 4

I 3I 2 I 1 I 0Y

Y Y Y (a) 由或门构成

9 8 765432 1 I 0

(b) 由与非门构成

Y Y Y Y

当编码器某一输入信号为1且其它输入信号为0时,有一组数码输出。如I 7=1时，Y 3Y 2Y 1Y 0=0111。输出数码各位的权从高位到低位分别为8、4、2、1，因此是一个8421BCD 码编码器。从编码表可以看出，该编码器输入信号I 0~I 9也是互斥的。 3. 优先编码器

从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。 控制输入端（选通输入端）ST=0时，编码器工作。ST=1时，输出均为1，不进行编码。Ys 为选通输出端。当控制输入端ST=0，但无有效信号输入时，Ys=0。Y EX 为扩展输出端。当ST=0，且有信号输入时，Y EX 才为0，否则为1。 ※ 集成3位二进制优先编码器74LS148

※ 集成3位二进制优先编码器74LS148的级联

V Y Y I I I I Y 45 6 7 2 1 7 6 5 4 3 2 1 0(a) 引脚排列图(b) 逻辑功能示意图

允许同时输入几个编码信号，而电路只对其中优先级别最高的信号进行编码。右图为8-3优先编码器74LS148的逻辑图。

※ 8421 BCD 码优先编码器 真值表：

逻辑图： 0 1 2 3 4 5 6 78 9 10 11 12 13 14

优先级别从I 9至I 0递降

⎪

⎪⎪

⎪⎩

⎪

⎪⎪⎪

⎨⎧++++=++++=+++=+++=+++=+++=+=+=12468346856878912345678934567895678978990245893458968978923456789345678967897891

4895896897894567895678967897892898993I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I Y I I I I I Y 10线-4线优先编码器

I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0

16线-4线优先编码器

优先级别从

015~I I 递

降

集成10线-4线优先编码器

二、译码器

译码是编码的逆过程，是组合逻辑电路的一个重要器件。译码是将表示特定意义信息的二进制代码翻译出来。译码器是实现译码功能的逻辑电路。二进制译码原则是用n 位二进制代码可以表示2n 个信号，所以对n 位代码译码时，应由2n ≥N 来确定译码信号位数N 。 译码器按用途可分为下列三类：

⑴ 变量译码器：编码器的逆过程，用来表示输入变量的状态。一般是以较少的输入变为较多输出的器件，通常包含2n 译码和842BCD 码译码两类。

⑵ 码制变换译码器：用于实现各种编码之间的转换，如BCD 码之间的转换，8421码转换为余3码等。

⑶ 数字显示译码器：主要解决将二进制数显示成对应的十进制或十六进制数的问题，一般可分为LED 译码驱动器和LCD 译码驱动器两类。 1. 二进制译码器

将输入二进制代码译成相应输出信号的电路。

译码器有输出高电平有效和输出低电平有效两中类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。

设二进制译码器的输入端为n 个，则输出端为2n 个，且对应于输入代码的每一种状态，2n 个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 ※ 3位二进制译码器

45678 2 1 输入端和输出端都是低电平有效 输入：3位二进制代码

输出：8个互斥的信号

※ 集成二进制译码器74LS138

A 2、A 1、A 0为二进制译码输入端，Y 7~Y 0为译码输出端（低电平有效），G 1、G 2A 、G 2

B 为选通控制端。当G 1=1、G 2A 2B =0时，译码器处于工作状态；当G 1=02A 2B =1时，译码器处于禁止状态。

功能扩展：2片74LS138组成4-16线译码器

当E=1时，两个译码器均不工作，输出都为高电平。 当E=0时，译码器工作。

• 当A 3=0时，1号片工作,输出由输入二进制代码A 2A 1A 0决定。

Y 0 1 22A 2B 1 7Y Y A 0 A 1 A 2 G 2A G 2B G 1(a) 引脚排列图(b) 逻辑功能示意图