数电第六章

四、PLD的性能特点
采用PLD设计数字系统和中小规模相比具有如下特 点： 1. 减小系统体积：单片PLD有很高的密度，可容纳中 小规模集成电路的几片到十几片； 2. 增强逻辑设计的灵活性：使用PLD器件设计的系 统，可以不受标准系列器件在逻辑功能上的限制； 3. 缩短设计周期：由于可编程特性，用PLD设计一个 系统所需时间比传统方式大为缩短；
4. 提高系统处理速度：用PLD与或两级结构实现任何逻辑 功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系 统设计，而且减少了级间延迟，提高了系统的处理速度； 5. 降低系统成本：由于PLD集成度高，测试与装配的工作量 大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低 了成本； 6. 提高系统的可靠性：用PLD器件设计的系统减少了芯片数 量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗 干扰能力，从而增加了系统的可靠性； 7. 系统具有加密功能：某些 PLD 器件，如GAL或高密度可 编程逻辑器件本身具有加密功能。设计者在设计时选中加密 项，可编程逻辑器件就被加密。器件的逻辑功能无法被读出， 有效地防止电路被抄袭。
简介
二、PLD的分类 1、按集成度分 分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器 件HDPLD。Low/high-density programmable logic device
可编程逻辑器件PLD
低密度可编程逻辑器件 LDPLD
高密度可编程逻辑器件 HDPLD
PROM
PLA
PAL GAL
设 计 输 入
优 化 电 路
选 择 器 件
编 程
器时 件序 功检 能查
第二节
可编程逻辑器件PLD的基本单元
编程单元：PLD中用来存放数据的基本单元。
易失性单元： 这种基本单元采用的是静态随机存储器 编 （SRAM）结构，其特点是掉电以后信息就要 程 丢失。以后讲到的现场可编程门阵列 单 （FPGA）采用这种编程单元。 元 非易失性单元：非易失性有多种编程单元，其特点是掉电 后信息不会丢失，它一般用于只读存储器。 编程单元采用 信息一次编程固定好，编程元件是PROM。 一次编程： 的是浮栅技术。 用户根据需要将数据储存在编程单元中，并可 多次编程：以多次写入和擦除，编程元件是UV EPROM和 E2PROM等。
1．与阵列固定，或阵列可编程
连接点 编程时，需 画一个叉。
0 0 0 0 0 1 0 1 0
A A B B C C
全译码
1 1
1
2. 与、或全编程： 代表器件是PLA（Programmable Logic Array）。在PLD中，它的灵活性最高。下图给出了 PLA的阵列结构。 由于与或阵列均能 不像PROM那样 编程的特点，在实现函 与阵列需要全译码。 数时，所需的是简化后 的乘积项之和，这样阵 列规模比PROM小得 多。
五、用PLD实现逻辑电路的方法与过程
用可编程逻辑器件设计电路需要相应的开发软件平台 和编程器，可编程逻辑器件开发软件和相应的编程器多种 多样。 特别是一些较高级的软件平台，一个系统除了方案设 计和输入电路外，其它功能都可用编程软件自动完成。 可编程逻辑器件设计电路过程如下图所示。
电 路方 设案 计
× ×
×
×
可编程
3. 与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。 在这种结构中，或阵列固定若干个乘积项输出。 每个交叉 点都可编程。
×
× F1
F1为两个 乘积项之和。
各种PLD的结构特点
类 型 PROM PLA PAL GAL 阵 与 固定 可编程 可编程 可编程 列 或 可编程 可编程 固定 固定 输出方式 TS,OC TS,OC,H,L TS,I/O,寄存器 用户定义
第一节 可编程逻辑器件PLD概述
PLD是70年代发展起来的新型逻辑器件，相继出现了 ROM、PROM、PLA、PAL、GAL 、EPLD和FPGA等。 • 可由或阵列直接输出， 它们组成结构基本相似如下： 一、PLD的基本结构
输入信号
构成组合； 输出既可以是低电平有 •PLD 通过寄存器输出， 主体 效，又可以是高电平有效。 构成时序方式输出。
3线 1 -8线译码器 8×4存储单元矩阵
0 0 0
地址码输入端
输出缓冲器
字线
0
0
0
0
由地址译码器选中不同的字线，被选中字线上的四位数 将左图地址扩展成n条地 据通过输出缓冲器输出。 数据输出端 址线，n位地址码可寻址2n个 如当地址码A2A1A0＝000时，通过地址译码器，使字线 0 信息单元，产生字线为2nP 条， ＝1，将字线P0上的存储单元存储的数据 0000输出，即 D0～D3 其输出若是 m位，则存储器的 ＝0000。 总容量为2n×m位。
EPLD
CPLD
FPGA
简介
二、PLD的分类 2、按结构特点分
“与或阵列”器件
PROM PLA PAL GAL EPLD CPLD
PLD基本结构由“与阵列”和“或阵 列”组成，能够有效地实现“积之 和”形式的布尔逻辑函数。PLD主 要通过修改具有固定内部电路的 逻辑功能来编程。
“门阵列”FPGA “门阵列”器件 “门阵列”器件或FPGA器件
输出函数
输入 电路
互补
与门 或门 乘积项 和项 阵列 阵列
输出 电路
输入
可直接 输出
也可反馈到输入
反馈输入信号
二、PLD的逻辑符号表示方法
1. 输入缓冲器表示方法 A PLD具有较大的与或阵列，逻辑图 2. 与门和或门的表示方法 的画法与传统的画法有所不同。 A A
×
编程连接 固定连接
F1=A•B•C F2=B+C+D
ABCD
A B 1 C 1 D 1
可编程“或” 阵列
m2 m3 m6 m7 m10m12m13m14 1
固定“与” 阵列
Y0 Y1 Y2
m12 + m13
用PROM 产生一组逻辑函数
EPROM有各种类型的产品，下图是紫外线擦除、电可编程 的EPROM2716器件逻辑框图和引脚图。 EPROM2716是211×8位可 改写存储器，有11位地址线A0～ A10，产生字线为2048条，D7～ D0是8位数据输出/输入线，编程 或读操作时，数据由此输入或输 出。 CS为片选控制信号，是低电 平有效。 OE/PGM为读出/写入控制端低 电平时输出有效，高电平进行编 程，写入数据。
第三节 可编程只读存储器PROM 和可编程逻辑阵列PLA
一、可编程只读存储器PROM
PROM的结构是与阵列固定、或阵列可编程的PLD器 件。对于有大量输入信号的PROM，比较适合作为存储器来 存放数据，它在计算机系统和数据自动控制等方面起着重要 的作用。 对于较少的输入信号组成的与阵列固定、或阵列可编程 的器件中，也可以很方便地实现任意组合逻辑函数。 例1： 下图是一个8（字线）×4（数据）的存储器数据阵列图。
例1: 试用PROM产生一组逻辑函数。
Y0 = A C
Y1 = A B C
Y2 = A B C D + A B C D + B C D
解：(1)由于PROM的地址译码器是固定的最小 项“与”阵列，所以需将Y0~ Y2各式化为 最小项形式。
Y0 = A C ( B + B ) = A BC ( D + D ) + A B C ( D + D ) = A BCD + A BCD + A B CD + A B CD = m 2 + m 3 + m6 + m7
简介
二、PLD的分类 3、按编程方式分
（1）一次性编程的熔丝（Fuse）或反熔丝 （Antifuse）编程器件。PROM器件、Xilinx公司的 XC5000 系列器件和Actel的FPGA器件等采用这种编 程工艺。 （2）紫外线擦除/电可编程U/EPROM编程器件。大多数的 FPGA和CPLD采用这种方式编程。 （3）电擦除/电可编程EEPROM编程器件。GAL器件、 ispLSI器件采用这种方式编程。 （4）基于静态存储器SRAM编程器件。 Xilinx公司的FPGA 是这一类器件的代表。 多次编程器件 编程信息在系统 断电后会丢失、 是易失性器件 一次性编程器件 系统断电后编程 信息不会丢失
若当EPROM2716的容量不能满足使用要求，且仅有2716芯 片时，可用多片并联来扩展地址线和数据线。下图是将2片2716 扩展成2048×16的数据的连接示意图。
其余线全部并联 两片的数据线 排列成D0～D15
从组合电路角度来看:
存储矩阵为或阵列把 例2：试用适当容量的PROM实现两个两位二进制数比较的比较 乘积项组合成m个逻辑函 器。 数输出。 （1）两个两位二进制数分别为A1A 0和B1B0，当A1A0大于B1B0 n个字线为固定与阵列产生 n个乘积项 时，F1＝ 1， A1A0等于B2 地址译码器产生 输入地址信号为电路的输入逻辑变量 1B 0时，F2＝1， A1A0小于B2 1B 0时，F3＝ 1，下表给出了两位二进制数比较结果的输入输出对照表。
三、PLD的分类
PLD基本结构大致相同，根据与或阵列是否可编程 分为三类： 1．与阵列固定，或阵列可编程： 可编程只读存储器PROM或可擦除编程只读存储器 EPROM 2．与阵列，或阵列均可编程： 可编程逻辑阵列PLA 3．与阵列可编程，或阵列固定： 可编程阵列逻辑PAL、通用阵列逻辑GAL、高密度 可编程逻辑器件HDPLD
下图列出了连接的三种特殊情况:
1.输入全编程，输出为0。 2.也可简单地对应的与门中画叉，因此E=D。 3.乘积项与任何输入信号都没有接通，相当与门输出为1。
下图给出最简单的PROM电路图，右图是左图的简化形式。 编程连接点 固定连接点 （或） （与）
实现的函数为：
F 1 = A • B + A • B F2 = A • B + A • B F 3 = A • B
系统放在一个芯片内
厂商直接做出。 专用集成电路（简称ASIC） 如：表芯 用户定制 集成电路
ASIC
全定制（ Full Custom Design IC） 厂商做出半成品 半定制（Semi-Custom Design IC） 标准单元（Standard Cell）
半定制
门阵列（Gate Array） 可编程逻辑器件（Programmable Logic Device） 近年来PLD从芯片密度、 速度等方面发展迅速，已成为 一个重要分支。
编 程 方 式
一、熔丝型开关 0 1 1 0
A1 A 0 0 0 0 1 1 0 1 1 Y1 0 0 0 1 Y2 Y 0 0 0 0 1 0 0 0
3
Y
4
0 1 0 1
十进制 0 1 4 9
1 0 0 0 0 0 1 0ຫໍສະໝຸດ Baidu二、反熔丝型开关
三、浮栅编程技术 用高压将PLICE 介质击穿。 四、六管静态存储单元
简介
一、PLD的发展历程 PLD是70年代发展起来的新型逻辑器件，相继出现了 ROM、PROM、PLA、PAL、GAL、EPLD和FPGA等。
经历了以下几个发展阶段：
（1）可编程只读存储器PROM（Programmable Read Only Memory） （2）可编程逻辑阵列PLA （Programmable Logic Array） （3）可编程阵列逻辑PAL （Programmable Array Logic） （4）通用阵列逻辑GAL（Generic Array Logic） （5）可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device ） （6）复杂可编程逻辑器件CPLD（Complex Programmable Logic Device ） （7）现场可编程门阵列FPGA（Field Programmable Gate Array）
Y1 = ABC ( D + D ) = A B C D + A B C D = m12 + m13
Y2 = AB CD + A BCD + BCD ( A + A ) = AB CD + A BCD + ABCD + A BCD = m6 + m7 + m10 + m14
(3)由Y0~ Y2最小项画出PROM的编程阵列图
第六章
简介
可编程逻辑器件PLD
可编程逻辑器件PLD概述 可编程逻辑器件PLD的基本单元 可编程只读存储器PROM和可编程逻辑阵列PLA 可编程阵列逻辑PAL和通用阵列逻辑GAL 高密度可编程逻辑器件HDPLD原理及应用 现场可编程门阵列FPGA 随机存取存储器RAM 小 结
焊点多，可靠性下降； 系统规模增加，成本升高； 传统的逻辑系统:当规模增大时 功耗增加； 占用空间扩大。 连接线与点增多 抗干扰下降