计数器2任意进制计数器的构成

注：74LS160为十进制计数器，故进位脉冲是在1001
时出现的，而161为十六进制，进位脉冲是在1111时出
现的。
4
三、异步计数器 在异步计数器中，有的触发器直接受
输入计数脉冲控制，有的触发器则是把 其它触发器的输出信号作为自己的时钟 脉冲，因此各个触发器状态变换的时间 先后不一，故被称为“ 异步计数器 ”。
CLK Q2 Q1 Q0 0 1 11 1 110 2 10 1 3 100 4 011 5 0 10 6 001 7 00 0
8
6.3.2 计数器
0
t
Q1
0
t
右图是由JK
Q2
触发器构成的
0
t
异步3位二进
CLK0
制减法计数器。 0
t
Q0
波形如图所示
0
t
Q1
0
t
Q2
0
t9
6.3.2 计数器
2. 异步十进制（加法）计数器
M进制
任意进制计数器只能用已有的计数器芯片通过 外电路的不同连接方式实现，即用组合电路产生 复位、置位信号得到任意进制计数器。
16
6.3.2 计数器
1. M<N的情况
在N进制计数器的顺序计数过程中，若设法使之跳 过（N－M）个状态，就可以得到M进制计数器了，其 方法有置零法（复位法）和置数法（置位法）。
从Q3Q2Q1
0 五进制计数器 输出
0
从Q3Q2Q1Q0
十进制计数器
输出
（a） 逻辑符号
（b）功能表 异步计数器74LS290的逻辑符号和功能表
14
常用TTL计数器
15
6.3.2 计数器
四、任意进制计数器的构成方法
若已有N进制计数器（如74LS161)，现在要实现M 进制计数器
N进制
M N M N
D0 D1 D2 D3
EP
C
ET 74160 LD
CLK
RD
Q0 Q1 Q2 Q 3
CLK RD LD EP ET 0
10 1101
11
0
输出端工作状态 清零 (异步 ） 预置数 (同步 ） 保持 （ 包括 C ） 保持 （但C＝0）
1111
计数
(a)逻辑图形符号
（b） 功能表
同步十进制加法计数器74160(74LS160)的图形符号及功能表
原理：在4位二进制异步 加法计数器上修改而成， 要跳过1010 ~ 1111这六个 状态
计数
电路状态
脉冲顺序 Q3 Q2 Q1 Q0
0 0000
等效 十进制数
0
进位输出 C
0
1 0001
1
0
2 0 0 10
2
0
3 0011
3
0
4 0100
4
0
5 0101
5
0
6 0110
6
0
7 0111
7
0
8 1000
6
6.3.2 计数器
右图是由
JK触发器
构成的异
步3位二进
制加法计
CLK
数器。
0
wk.baidu.comQ0
波形如图
0
所示
Q1
0
Q2
0
t
t
t
t
7
6.3.2 计数器
②异步二进制减法计数器
构成方法：触发器接成计数器 形式，时钟CLK加在最低位，
高位脉冲接在低位的Q 端。在
末位-1时，从低位到高位逐位借 位方式工作。
原则：每1位从“0”变“1”时， 向高位发出借位，使高位翻转
6.3.2 计数器
*二－五－十进制异步计数器74LS290: 其逻辑图如图所示
示例芯片（P29812）
CLK0为计数输入端，Q0为输出：二进制计数器； CLK1为输入端，Q1、Q2、Q3为输出：五进制计数器； CLK0为计数输入端， CLK1与Q0相连，Q0、Q1、Q2、Q3 为输出：十进制计数器。 R01、R02：异步置0(0000)输入端 S91、 S92：异步置9(1001)输入端
（b） 功能表
四位同步计数器74161（74LS161）的图形符号及功能表
注：74161和74LS161只是内部电路结构有些区别。 74LS163也是4位二进制加法计数器，但清零方式是同步
清零
3
【 】 6.3.2 计数器
内容
*中规模集成同步十进制计数器74160 (74LS16回0 ):顾
74160 (74LS160 ) 逻辑符号和功能表如图所示。
内容 回顾
其逻辑图形符号及功能表如图所示。
CLK RD LD EP ET 输出端工作状态
D0 D1 D2 D3
EP
C
ET
74161
LD LD
CLK
RD RD
Q0 Q1 Q2 Q 3
0
10 1101
11
0
异步清零 预置数 （ 同步） 保持 （ 包括 C ） 保持 （ 但 C＝ 0）
1111
计数
(a )逻辑图形符号
8
0
9 1001
9
0
1010
10 0 0 0 0
10
1
11
11
0
12 1 1 0 0
12
0 10
6.3.2 计数器
由JK触发器构成的异步十进制计数器,其逻辑电路如图 所示，其状态表及时序图与同步十进制计数器相同。
J0 K0 1
J1 Q3
K1 1
J 2 K2 1
J3 Q2Q1
K3 1
11
b.双时钟方式－74LS193
1
【 】 二、同步十进制计数器（P287）
内容 回顾
1、同步十进制加法计数器
示例芯片
*中规模集成的4位同步二进制计数器 74160(74LS160):
2、同步十进制减法计数器（P292）
3、十进制可逆计数器74LS190：
2
【 】 6.3.2 计数器 *中规模集成的4位同步二进制计数器 74161(74LS161):
数字电子技术基础
阎石主编（第五版） 信息科学与工程学院基础部
6.3.2 计数器
【 】 内容 回顾
一 同步二进制计数器（P278）
1．同步二进制加法计数器
示例芯片 *中规模集成的4位同步二进制计数器 74161(74LS161): 2、4位同步二进制减法计数器（P284）
3、4位同步二进制可逆计数器 示例芯片 a.单时钟方式－74LS191
13
6.3.2 计数器
其逻辑符号及功能表如图所示
CLK0 CLK1 R01 R02 S91 S92 Q3 Q2 Q1 Q0
说明
R01CLK0
CLK1 S91
74LS290
R02
S92
Q0 Q1 Q2 Q3
××
1
××
0
×
0
×
0
与Qo 相接
0
0 0 0 0 0 置零
1 1 0 0 1 置九
0
二进制计数器 从Q0输出
5
6.3.2 计数器
三 、异步计数器 1.异步二进制计数器
①.异步二进制加法计数器
构成方法：触发器接成计数器形 式，时钟CLK加在最低位，高位 脉冲接在低位的Q 端。在末位+1 时，从低位到高位逐位进位方式 工作。
原则：每1位从“1”变“0”时，向 高位发出进位，使高位翻转
CLK Q2 Q1 Q0 0 00 0 1 001 2 0 10 3 011 4 100 5 10 1 6 110 7 1 11