数字电子技术基础第四章触发器
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q=1、Q =0 1状态 Q=0、Q =1 0状态
输入端低电平有效
(二)逻辑功能分析
Q
G1 &
R
Q
&
G2
S
不稳定状态的约束
?R=S=0同时撤消时电路的状态可能有三种 情况
组合电路与时序电路的区别：
?组合电路在某时刻的输出只决定于这 时刻的输入
?时序电路在某时刻的输出决定于两个 因素：①这时刻的输入；②这时刻以 前的输入。或者这样说： ②这时刻电 路的状态
第四章 触发器
?第一节 触发器的电路结构及工作特点
?4-2 ?4-3 ?4-11
作业
第一节 触发器的电路结构及工作特点
?一、基本RS锁存器
? 1．用与非门组成的基本 RS锁存器
?（一）电路结构和逻辑符号
Q
Q
Q
Q
G1 &
& G2
RS
R
S
Q G1 &
R
Q & G2
S
锁存器有两个互补 的输出端，通常把Q端的 状态作为锁存器的状态
?当R=S=1时当CP由1变0时锁存器的状态 不定。
?或者当CP=1时，R、S同时由1变0时锁 存器的状态不定。
CP S R
Q Q
(三) 锁存器功能的几种描述方法
?1．特性方程 ?2．状态转换图 ?3．驱动表 ?4．波形图
1．特性方程
?Q n?1 ? S ? RQ n
? ? RS
?
0(约束条件)
（3）一次变化问题。
1
2
3
4
5
6
已知主从 JK触发器J、K的波形如图所示，画出输出 Q的波形图（设初 始状态为0）。
解：画出输出波形如图示。
CP J
K =0
Q
主从JK触发器的一次变化现象
主从 JK触发器在 CP=1期间，主触发器在输 入发生多次变化的情况下，而其状态只能 变化（翻转）一次，这种现象称为一次变 化现象。 Q=0 时J不能发生从 0—1—0的变 化，Q=1时K不能发生从0—1—0的变化，
J= × K= 1
（4）驱动表
已知主从JK触发器J、K的波形如图所示，画出输出Q的波 形图（设初始状态为0）。
在画主从触发器的波形图时， CP
应注意以下两点：
J
（1）触发器的触发翻转发生 K
在时钟脉冲的触发沿（这里
是下降沿）。
Q
（2）CP=1 期间主触发器接收， 在CP 下降沿的瞬间从触发 器翻转。
主从T触发器和T'触发器 如果将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程：
Q n?1 ? TQ n ? TQ n
当T触发器的输入控制端为 T=1时，称为T'触发器。 T'触发器的特性方程为：
Q n?1 ? Q n
Q
Q
┌┌
1K C1 1J
Q
Q
┌
┌
C1 1T
CP T
四、边沿触发器
?（一）CMOS主从结构的边沿触发器 ?（二）维持阻塞触发器
1
2
3
4
5
CP
D
Q
?（三）利用传输延迟的边沿触发器
D触发器的状态转换图：
D= 1
D触发器的驱动表：
D= 0
0
1
D= 1
D= 0
2．维持—阻塞边沿D触发器的结构及工作原理
（1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。
CP ? 1时有效
2．状态转换图
3．驱动表
4．波形图
同步触发器存在的问题——空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果 在CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做 空翻。
三、主从触发器
（2）当CP由1跃变到0时，即CP=0、CP'＝ 1。主触发器被封锁，输入信号 R、S不再 影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。
特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受 R、S影响，因此不会有空翻现
二、逻辑门控RS锁存器
?（一）电路结构和逻辑符号
?（二）逻辑功能分析
? 当CP=0时，G3和G4门被封锁，输入信号 R、S
不起作用，输出全为 1，基本RS锁存器状态不 变。
? 当CP=1时， G3 和G4 门打开，输入信号 R、S
经G3、G4门作用于基本 RS锁存器，使 Q的状态 跟随输入状态的变化而改变，其特性表如表 4-3 所示。
象。 （3）输入端直接控制的问题已经解决
Q
Q
从
触
G1 &
发
器 G3 &
&
G2
&
G4
Q'
主
G5 &
触
发
器 G7 &
Q'
&
G6 1
G9
&
G8
R
CP
S
主从RS触发器的缺点 ? R、S不能同时为1，即有效的输入电平 ? 主从JK触发器可解决此问题
（二）主从JK触发器
? 主从RS 触发器的缺点： ? 使用时有约束条件 ? RS=0 。
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
Qn
Q n+1
功能说明
0
0
保持原状态
1
1
0
1
置 1（置位）
1
1
0
0
置 0（复位）
1
0
0
×
不定（不允许）
1
×
例 在用与非门组成的基本RS锁存器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由知，当R、S都为高电平时，锁存器保持原状态不变；当 S 变低电平时，触 发器翻转为1状态；当R 变低电平时，锁存器翻转为 0状态；不允许 R、S同时 为低电平。
（2）维持—阻塞边沿D触发器
为了克服空翻，并具有 边沿触发器的特性，在 原电路的基础上引入三 根反馈线L1、L2、L3。
?（一）主从RS触发器
Q
Q
从 触 G1 & 发 器 G3 &
&
G2
&
G4
Q'
主 G5 & 触 发 器 G7 &
Q'
&
G6 1
G9
&
G8
R
CP
S
Q
Q
┌
┌
1R C1 1S
CP
主从触发器的触发翻转分为两个节拍：
（1）当CP＝1时，CP'＝ 0，从触发器被封锁，保持原状态不变：主触发器工作，接 收R和S端的输入信号。
?这时刻电路的状态反映的是这时刻以 前的电路的输入的历史
几个概念
?1状态 ?0状态 ?现态：Q n 正在考察的瞬间电路所处的状态 ?次态：Q n+1 以正在考察的瞬间为基准，下
一个考察瞬间触发器将要进入的状态 ?状态：时序电路的最重要的概念
（三）或非门构成的基本 RS锁存器
输入端高电平有效
R
S
为此，将触发器的 两个互补的输出端 信号通过两根反馈 线分别引到输入端 的 G7 、G 8 门，这样， 就构成了 JK触发器。
(1）功能表：
（2）特性方程：
Q n+1
KQ
n
00
01
11
10
J
00 1 0 0
Baidu Nhomakorabea
11 1 0 1
（3）状态转换图
J= 1 K= ×
J= 0 K= ×
0
1
J= ×
K= 0
输入端低电平有效
(二)逻辑功能分析
Q
G1 &
R
Q
&
G2
S
不稳定状态的约束
?R=S=0同时撤消时电路的状态可能有三种 情况
组合电路与时序电路的区别：
?组合电路在某时刻的输出只决定于这 时刻的输入
?时序电路在某时刻的输出决定于两个 因素：①这时刻的输入；②这时刻以 前的输入。或者这样说： ②这时刻电 路的状态
第四章 触发器
?第一节 触发器的电路结构及工作特点
?4-2 ?4-3 ?4-11
作业
第一节 触发器的电路结构及工作特点
?一、基本RS锁存器
? 1．用与非门组成的基本 RS锁存器
?（一）电路结构和逻辑符号
Q
Q
Q
Q
G1 &
& G2
RS
R
S
Q G1 &
R
Q & G2
S
锁存器有两个互补 的输出端，通常把Q端的 状态作为锁存器的状态
?当R=S=1时当CP由1变0时锁存器的状态 不定。
?或者当CP=1时，R、S同时由1变0时锁 存器的状态不定。
CP S R
Q Q
(三) 锁存器功能的几种描述方法
?1．特性方程 ?2．状态转换图 ?3．驱动表 ?4．波形图
1．特性方程
?Q n?1 ? S ? RQ n
? ? RS
?
0(约束条件)
（3）一次变化问题。
1
2
3
4
5
6
已知主从 JK触发器J、K的波形如图所示，画出输出 Q的波形图（设初 始状态为0）。
解：画出输出波形如图示。
CP J
K =0
Q
主从JK触发器的一次变化现象
主从 JK触发器在 CP=1期间，主触发器在输 入发生多次变化的情况下，而其状态只能 变化（翻转）一次，这种现象称为一次变 化现象。 Q=0 时J不能发生从 0—1—0的变 化，Q=1时K不能发生从0—1—0的变化，
J= × K= 1
（4）驱动表
已知主从JK触发器J、K的波形如图所示，画出输出Q的波 形图（设初始状态为0）。
在画主从触发器的波形图时， CP
应注意以下两点：
J
（1）触发器的触发翻转发生 K
在时钟脉冲的触发沿（这里
是下降沿）。
Q
（2）CP=1 期间主触发器接收， 在CP 下降沿的瞬间从触发 器翻转。
主从T触发器和T'触发器 如果将JK触发器的J和K相连作为T输入端就构成了T触发器。 T触发器特性方程：
Q n?1 ? TQ n ? TQ n
当T触发器的输入控制端为 T=1时，称为T'触发器。 T'触发器的特性方程为：
Q n?1 ? Q n
Q
Q
┌┌
1K C1 1J
Q
Q
┌
┌
C1 1T
CP T
四、边沿触发器
?（一）CMOS主从结构的边沿触发器 ?（二）维持阻塞触发器
1
2
3
4
5
CP
D
Q
?（三）利用传输延迟的边沿触发器
D触发器的状态转换图：
D= 1
D触发器的驱动表：
D= 0
0
1
D= 1
D= 0
2．维持—阻塞边沿D触发器的结构及工作原理
（1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。
CP ? 1时有效
2．状态转换图
3．驱动表
4．波形图
同步触发器存在的问题——空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果 在CP=1期间R、S发生多次变化，则锁存器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做 空翻。
三、主从触发器
（2）当CP由1跃变到0时，即CP=0、CP'＝ 1。主触发器被封锁，输入信号 R、S不再 影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。
特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受 R、S影响，因此不会有空翻现
二、逻辑门控RS锁存器
?（一）电路结构和逻辑符号
?（二）逻辑功能分析
? 当CP=0时，G3和G4门被封锁，输入信号 R、S
不起作用，输出全为 1，基本RS锁存器状态不 变。
? 当CP=1时， G3 和G4 门打开，输入信号 R、S
经G3、G4门作用于基本 RS锁存器，使 Q的状态 跟随输入状态的变化而改变，其特性表如表 4-3 所示。
象。 （3）输入端直接控制的问题已经解决
Q
Q
从
触
G1 &
发
器 G3 &
&
G2
&
G4
Q'
主
G5 &
触
发
器 G7 &
Q'
&
G6 1
G9
&
G8
R
CP
S
主从RS触发器的缺点 ? R、S不能同时为1，即有效的输入电平 ? 主从JK触发器可解决此问题
（二）主从JK触发器
? 主从RS 触发器的缺点： ? 使用时有约束条件 ? RS=0 。
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
Qn
Q n+1
功能说明
0
0
保持原状态
1
1
0
1
置 1（置位）
1
1
0
0
置 0（复位）
1
0
0
×
不定（不允许）
1
×
例 在用与非门组成的基本RS锁存器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由知，当R、S都为高电平时，锁存器保持原状态不变；当 S 变低电平时，触 发器翻转为1状态；当R 变低电平时，锁存器翻转为 0状态；不允许 R、S同时 为低电平。
（2）维持—阻塞边沿D触发器
为了克服空翻，并具有 边沿触发器的特性，在 原电路的基础上引入三 根反馈线L1、L2、L3。
?（一）主从RS触发器
Q
Q
从 触 G1 & 发 器 G3 &
&
G2
&
G4
Q'
主 G5 & 触 发 器 G7 &
Q'
&
G6 1
G9
&
G8
R
CP
S
Q
Q
┌
┌
1R C1 1S
CP
主从触发器的触发翻转分为两个节拍：
（1）当CP＝1时，CP'＝ 0，从触发器被封锁，保持原状态不变：主触发器工作，接 收R和S端的输入信号。
?这时刻电路的状态反映的是这时刻以 前的电路的输入的历史
几个概念
?1状态 ?0状态 ?现态：Q n 正在考察的瞬间电路所处的状态 ?次态：Q n+1 以正在考察的瞬间为基准，下
一个考察瞬间触发器将要进入的状态 ?状态：时序电路的最重要的概念
（三）或非门构成的基本 RS锁存器
输入端高电平有效
R
S
为此，将触发器的 两个互补的输出端 信号通过两根反馈 线分别引到输入端 的 G7 、G 8 门，这样， 就构成了 JK触发器。
(1）功能表：
（2）特性方程：
Q n+1
KQ
n
00
01
11
10
J
00 1 0 0
Baidu Nhomakorabea
11 1 0 1
（3）状态转换图
J= 1 K= ×
J= 0 K= ×
0
1
J= ×
K= 0