单片机课设电子闹钟设计

一概述

1.1 课程设计的目的和意义

本文是利用AT89C51单片机结合七段显示器设计一个简易的定时闹铃时钟，可以放在计算机教室或是实验室中使用，由于用七段显示器显示数据，在夜晚或黑暗的场合中也可以使用。可以设置现在的时间及显示闹铃设置时间，若时间到则发出一分钟闹铃响。本课程设计主要用到AT89C51单片机定时器时间计时处理、按键扫描及七段显示器扫描的设计方法等等。闹钟与我们的日常生活密不可分，通过闹钟的设计可以使我们进一步熟悉和掌握单片机的内部结构和工作原理，掌握单片机仿真软件Proteus的使用方法。

1.2 课程设计所需元件

AT89C51×1，8255A×1 ，7SEG-MPX6-CC×1，AVX0402NPO33P×2，CRYSTAL×1，3WATT10K ×3，BUTTON×3，10WATT1K×8，74LS00×1，SOUNDER×1，MINRES300R×1，SW-SPDT×1。

1.3 设计任务

在熟练掌握单片机及其仿真系统的使用方法的基础上,综合应用单片机原理,微机原理,微机接口技术等专业知识,设计采用一个AT89C51单片机控制的定时闹钟。

二系统总体方案及硬件设计

2.1总体设计框图

该数字定时闹钟是由AT89C51单片机控制的，采用24小时制计时。基于单片机的数字定时闹钟在设计时需要解决三个方面的主要问题：一是LED显示模块的驱动和编程，二是有关单片机中定时器的使用，三是如何利用单片机的外中断实现时钟功能和运行模式的转化。数字定时闹钟系统框图如图一所示，包括主电路和显示电路两大部分。

2.2 主电路

主电路图如图三所示。该电路使用P3端口的P3.0端口线实现整点报时功能；同样使用P3端口的P3.0端口实现闹钟功能。整点报时信号用SOUNDER来模拟。当整点时，P3.0端口所接的SOUNDER闹一分钟。图二中的开关K4用于闹钟控制。当K4＝1时（开关处于ON的位置），打开闹钟，使之在预定时间起闹；当K4＝0时（开关处于OFF的位置），则关闭闹钟。另外，在闹钟响起时，K4也可以作为止闹开关使用，若不止闹，则闹一分钟。闹钟信号也是用SOUNDER来模拟的。

按键Kl、K2、K3以及开关K5、K6的定义如表一所示。

表一按键功能

本设计采用的AT89C51单片机是ATMEL89系列单片机。ATMEL89系列单片机是ATMEL公司的8位Flash单片机系列。89系列单片机是以8031为核心构成的，它和8051系列单片机是兼容的，其最大特点是片内含有Flash存储器。其功能特点为：（1）由于内部含有Flash 存储器，因此在系统的开发过程中可以十分容易地进行程序的修改，大大地缩短了系统的开发周期。同时，在系统工作过程中，能有效地保存一些数据信息，即使外界电源损坏也不影响信息的保存。（2）89系列单片机的端子和8051系列是一样的，因此，当89系列单片机

取代8051系列单片机时，可以直接进行代换。（3）89系列单片机采用静态时钟方式，可以节省电能。这对于降低便携式产品的功耗十分有用。（4）一般的OTP产品，一旦错误编程就成了废品。而89系列单片机内部采用了Flash存储器。所以，错误编程之后仍可以重新编程，直到正确为止，因此不存在废品。（5）用89系列单片机设计的系统，可以反复进行系统试验。每次试验可以编入不同的程序，这样可以保证用户的系统设计到最优。而且随着用户的需要和发展，还可以进行修改，使系统能不断追随用户的最新要求。

AT89C51单片机的结构与8051系列基本相近，片内有128B的RAM，有6个中断源，有片内振荡器，只是片内有一个4KB的Flash存储器，输出端子和指令系统都与8051系列兼容。其引脚功能见上图

AT89C51是用静态逻辑来设计的，其工作频率可下降到0Hz，并提供两种可用软件来选择的省电方式，即空闲方式和掉电方式。在空闲方式中，CPU停止工作，而RAM、定时器计数器、串行口和中断系统都继续工作。在掉电方式中，片内振荡器停止工作，由于时钟被“冻结”，使一切功能都暂停，故只保存片内RAM中的内容，直到下一次硬单片机选择AT89C51，时钟系统通过将XTAL1与XTAL2分别接1u的电容，并将一晶振与两电容分别并联最后引出接地。复位电路通过引脚RST接出，此系统采用上电加按钮电平复位方式。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效将EA接高电平作为掉电保护，P0、P1、P2、P3分别与外围器件相连。

VCC：供电电压。

GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL 门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。