寄存器,移位寄存器PPT

Q5 1 0 0 1 1 1
19
注：并行取样脉冲M与移存脉冲之间有一定的关系。 若输入信号的位数为N位，则由n级触发器构成移位寄存
器。 移存脉冲频率为 ： fcp=n fm fcp为移存脉冲，fm并行取样脉冲频率， M的脉冲宽度应比CP脉冲的宽。
② 移位寄存器用于脉冲节拍延迟。 输入信号经过n级移位寄存器后才到达输出端，因此 输出信号比输入信号延迟了n个移存脉冲周期，这样 就起到了节拍延迟的作用。延迟周期：td=ntcp。
8
移位寄存器
1. 移位寄存器的逻辑功能： 既能寄存数码，又能在时钟脉冲的作用下使 数码向高位或向低位移动
2. 移位寄存器的逻辑功能分类
按移动方式分
单向移位寄存器 双向移位寄存器
左移位寄存器 右移位寄存器
9
⑶ 移位寄存器的应用
① 实现数码串—并行转换 ② 通常信息在线路上的传递是串行传送，而终 ③ 端的输入或输出往往是并行的，因而需对信号进行 ④ 串—并行转换或并—串转换。
序号 Q1 Q2 Q3 Q4 Q5
0 00000
1 1 1 0 0 1 （并入） M=1
2 01100
3 0 0 1 1 0 串行输出
4 00011
M=0
5 00001
6 1 0 1 0 1 （并入） M=1
18
波形：
RD
CP
1
2
3
4
5
6
并行
7
8
9 10
取样
Q1 1
1
Q2 1
0
Q3 0
1
Q4 0
0
因此，在移存脉冲CP作用下，实现右移移位寄存功能。
当M=0时， Q4n+1=Q3n Q3n+1=Q2n Q2n+1=Q1n Q1n+1=B
因此，在移存脉冲CP作用下，实现左移移位寄存功能。
7
所以在双向移位寄存器中，我们可通过控制M的取 值来完成左右移功能。在上例中，
M=1时，完成右移功能； M=0时，完成左移功能。
这样寄存器只用来存放数码，一般仅 具有接收数码，保持并清除原有数码 等功能，电路结构和工作原理都比较 简单。
一个多位的数码寄存器，可以看作是多 个触发器的并行使用。
3
2 、移位寄存器
3
移位寄存器是一个同步时序电路，除具有存放数
4 码的功能外，还具有将数码移位的功能，即在时钟CP
5 作用下，能够把寄存器中存放的数码依次左移或右移。
(2)当并行取样脉冲M=1时，在第一个移存脉冲
CP的作用下，输入信号D11~D15并行存入
到各级触发器中。
(3)存入以后并行取样脉冲M=0，在移存的脉冲
CP的作用下，实行右移移存功能，从Q5端输
出串行数码。
17
假设 输入的5位数码为11001（Q1…Q5），
第二组为10101。 5单位数码并—串行转换状态转移表
三、 寄存器，移位寄存器。
寄存器是一种常用的时序逻辑电路,用来存储多位二进 制代码。这些代码可以是数据，指令，地址或其他信 息。由于一个触发器只能存放一位二进制代码，因此， 用n个触发器和一些起控制作用的门电路，可以组成 n位寄存器。
按功能划分，寄存器可分为： 数码寄存器 移位寄存器
1 、 数码寄存器
5
⑵ 双向寄存器
同时具有左移和右移的功能，是左移还是右移取决于 移存控制信号M。 如图所示
由图可写出各级D触发器的状态转移方程：
Q4n+1=AM+MQ3n Q3n+1=MQ4n+MQ2n Q2n+1=MQ3n+MQ1n Q1n+1=MQ2n+MB
其中，A为右移输入数码 B为左移输入数码
6
当M=1时， Q4n+1=A Q3n+1=Q4n Q2n+1=Q3n Q1n+1=Q2n
并入并出、并入串出、串入并出、串入串出
10
移位寄存器的应用
并入并出－数据寄存 并入串出－多位数据共信道传输 串入并出－共信道传输数据接收 串入串出－数字延迟
可变长度移位寄存器
11
A 、 串行转换成并行
（5单位信息的串—并转换电路）
组成：由两部分:
5位右移移位寄存器, 5个与门组成的并行读出电路.
串—并行转换状态表
序号 Q1 Q2 Q3 Q4 Q5
0
—————
1
1————
2
0 1———
3
0 0 1——
Leabharlann Baidu
4
1 0 0 1—
5
11001
并行输出 1 1 0 0 1
14
波形：
并行输 出脉冲 移存脉冲
Q1
Q2
Q3 Q4
1 00 1
1
1 0
0
Q5
1
15
B 并行转换为串行（输入是并行，输出是串行）
组成： 右移移位寄存器和输入电路
③ 还可构成计数分频电路。
20
3 集成移位寄存器 ⑴ 集成74LS195
首先看一下195 内部电路构成（189页） 及外部端口的作用。 CR为异步清0端 J，K为 串行数据输入端 D0，D1，D2，D3为并行数据输入端。 SH/LD 为 移位/置入控制 端
21
分析： 根据D触发器的状态方程和激励函数，有
分析：由于是D触发器，有Qn+1=D
由于D1=MD11=MD11，D2=……
因此在移存脉冲作用下，状态转移方程为：
Q1n+1=MD11，
Q2n+1=MD12 + Q1n
Q3n+1=MD13 + Q2n，
Q4n+1=MD14 + Q3n
Q5n+1=MD15 + Q4n
16
工作时:
(1) RD首先清零，使所有触发器置0。
1
1 、 数码寄存器
数码寄存器是能够存放二进制数码的电路。由于
触发器具有记忆功能，因此可以作为数码寄存器
的电路。
下图为由D触发器实现寄存一位数码的寄存单元。
工作原理：
若DI=0，
在存数指令的作用下，
Q Qn+1 =0，
DI
1D
存数指令 CI
若DI=1， Q 在存数指令的作用下，
Qn+1=1。
2
这样，在存数指令的作用下，将输入 信号的数码DI存入到D触发器中。
4
⑴ 下图为由4个D触发器构成的4位左移的移位寄存器 由图可见：Q1n+1=VI， Q2n+1=Q1n Q3n+1=Q2n，Q4n+1=Q3n
输入
Q4
Q3
Q2
Q1
VI
1D
1D
1D
1D
14
10 4
101 4
1011 4
1011
CI
CI
CI
CI
CP
就实现了数码在移存脉冲作用下，向左依位移存。 同理可构成右移位寄存器。
5单位信息：是由5位二进制数码组成一个信
息的代码。
并行读出脉冲必须在经过5个移存脉冲后出 现，并且和移存脉冲出现的时间错开。
12
D5
D4
D3
D2
D1
＆
＆
＆
＆
＆
并行读出指令
串行输 入 1D
11001
CI
1D Q1
CI
1D Q2
CI
1D Q3
CI
1D
Q4
Q5
CI
移存脉冲CP
13
分析：假设串行输入的数码为10011（左边先入）