《计算机体系结构设计》第05章 存储器体系结构设计

（4）功耗 存储器的功耗可分为内部功耗和外部功耗。
内部功耗，就是存储器内部电流消耗。双极型工艺速度 较快，但功耗大，密度小；MOS工艺正好相反。BiCMOS 存储器具有面积小、功耗低的优点。
外部功耗，存储器与外部电路进行工作时所产生的功耗。 有效的寄存器管理可最大限度地降低功耗。
（5）集成度 每片存储器芯片上集成的基本存储单元的个数。
写回法(Write-back)，又称为拷回法(Copy-back)，即 写操作时只把数据写入Cache而不写入主存，但当Cache数 据被替换出去时才写回主存。因此数据会与主存中的不一致。
Cache的性能指标： （1）命中率 命中率是指在前几级存储器均不命中的情况下，在本级
存储器命中的概率。在一个程序执行期间，设Nc表示信息能 在Cache中访问到的次数，Nm表示信息能在主存中访问到的
（2）存储周期
存储周期TMC，指两次独立的存取操作之间所需的最短 时间。取数时间TA，指存储器从接到读出命令，到被读出
信息稳定在MDR的输出端为止的时间间隔。半导体存储器 的存储周期一般为10ns左右。最大存取时间，指内存储器
从接到存储单元的地址码开始，到取出或存入数据为止所 需的最长时间。
（3）存储器的可靠性
ta=fi(hitc+(1-hi)tm)+(1-fi)(hdtc+(1-hd)tm) （5.5）
（1）直接映射 这是一种多对一的映射关系，但一个主存块只能拷贝
到cache的一个特定行位置上去。 cache的块号J和主存的块号I有如下函数关系： J=I mod C(2c)（C为cache中的总块数) 主存地址： 主存字块标记 - cache字块地址 -字块内地址
t位 Cache存储体
0 标记 * 1 标记
字字块块00 字块 1
…
比较器（t位）
=
≠
C－1 标记 字块 2c-1
否 有效位=1？
主存 主存字 Cache 字块 地址 块标记 字块地址 内地址
是
t位
c位 b位
命中 不命中
m位
每个缓存块 j 可以和 若干 个 主存块 对应
每个主存块 i 只能和 一 个 缓存块 对应
图5.3 Leabharlann Baidu般的存储器层次
Cache 存 储 体 ： 以 块 为 单 位 与 主 存 交 换 信 息 ， 为 加 速 Cache 与 主 存 之 问 的 调 动 ， 主 存 大 多 采 用 多 体 结 构 ， 且 Cache访存的优先级最高。
地址映射变换机构：由于主存和Cache的块大小相同， 块内地址都是相对于块的起始地址的偏移量(即低位地址相 同)，因此地址变换主要是主存的块号(高位地址)与Cache 块号间的转换。
进行位扩展。位扩展方法：将每个存储芯片的地址线、控制线 “同名”并连在一起，数据线分别连接至系统数据总线的不同 位上。例如：用4G×4位的芯片构成4G×8位的存储器。
字扩展 当单片存储器的字长满足要求，而存储单元的个数不能够
时，就需要进行字扩展。字扩展方法：将每个芯片的地址线、 数据线和读/写控制线等按信号名称并连在一起，只将选片端 分别引到地址译码器的不同输出端。例如：用4G×4位的芯片 构成8G×4位的存储器。
（6）性能价格比
一般来说，离处理器越近的存储器，速度越快也越昂贵， 存储器系统的组件趋向于离CPU越远，尺寸越大。
速度 容量 价格/ 位
快小 高
CPU
寄存器
CPU 主 机
缓存
主存
磁盘 光盘 磁带
辅 存
慢大 低
图5.2 存储器层次结构图
Cache 存 储 器 是 由 静 态 RAM （ SRAM ） 构 成 ， 比 DRAM快很多，也比构成物理内存的DRAM更昂贵。在存 储器层次中，Cache存储器离微处理器最近。Cache存储 器本身又可以分层，如第一级Cache（L1 Cache）直接 包含在微处理器中；外部的第二级Cache（L2 Cache） 通常在微处理器之外。一般的存储器层次如图5.3所示。
EPROM） 擦除过程需要耗时20分钟左右，该芯片具有一个窗口用
于接收照射的紫外线。 （3）电可擦除PROM(Electrically Erasable Programmable
储器
随机存储器 (RAM)
静态存储器 (SRAM) 动态存储器 (DRAM)
固定掩膜存储器 (ROM)
只读存储器
可编程存储器 PROM
(ROM)
可编程存储器
紫外线擦除可编程存储器 (EPROM) 电擦除可编程存储器 (E2PROM)
快速擦写存储器 (Flash Memory )
软磁盘存储器 (Floppy Disk)
（1）先进先出(First In First Out，FIFO)算法 FIFO算法选择最早调入Cache的字块进行替换，但没有
根据访存的局部性原理，故不能提高Cache的命中率。 （2）随机法（RAND法）
随机法是随机地确定被替换的块，比较简单，但它也没
有根据访存的局部性原理，故不能提高Cache的命中率。 （3）近期最少使用（Least Recently Used，LRU）算法
图5.7 全相联映射
（3）组相联映像
上述两种方案的折衷。把Cache分成2C’组，每组有 =2r
个字块；则主存字块i映射到cache的j块上 j= (i mod 2C’) ×2r+k 0≦k≦2r-1 k为位于上列范围内（组内）的可选参数（整数）
按这种映像方式,组间为直接映像,而组内的字块为全相 联映像方式。
一般指存储器对电磁场及温度等变化的抗干扰能力， 存 储 器 的 可 靠 性 通 常 用 平 均 故 障 间 隔 时 间 MTBF （ Mean Time Between Failure）来衡量。MTBF越长，表示可靠
性越高，即保持正确工作能力越强。目前所用的半导体存 储器芯片的MTBF约为5×l06~l×108小时左右。
5.1 存储器概述 5.2 Cache存储器 5.3 随机存储器与只读存储器 5.4 外部存储器和RAID 5.5 虚拟存储器技术 5.6 网络存储与容灾备份 习题5
存储器是计算机系统中的记忆设备，能够储存程序和数
据。存储器从不同角度可以分为不同的分类。
储器
半导体 存储器
磁表面 存储器 光盘存
（2）译码法 又分全译码法和部分译码法。
（ 1 ） 可 编 程 ROM： 为 一 次 可 编 程 ROM （ One Time Programmable ROM，OTPROM） 写入信息需要用一个叫ROM编程器的特殊设备来实现这个
过程。有“熔断丝型”和“PN结击穿型”两种。 （2）紫外光可擦除PROM（Erasable Programmable ROM，
存储容量=字数×字长
（5.1）
内存空间：又称为存储空间、寻址范围，是指微机的寻址 能力，与CPU被使用的地址总线宽度有关。
内存容量：指内存的物理容量，例如若某微机配置两条 2GB的SDRAM内存条，则其内存容量为4GB。
芯片容量：是指一片存储器芯片所具有的存储容量。
例如：某SRAM芯片的容量为128M×16bit，即它有128M 个单元，每个单元存储16位(两个字节)二进制数据。
字块内地址
s = t + r 位 q = c－r 位
b位
m位
i = j mod u
直接映象 全相联映象
…
…
…
主存储器 字字块块00 字块1
字块2c-r －1 字块2c-r
字块2c-r + 1
字字块块22cc-r-+r+11
字块2m－1
某一主存块 j 按模 u 映射到 缓存 的第 i 组中的 任一块 图5.8 组相联映射
主存地址：主存字块标记 – 块内地址 这种方法可使主存的一个块直接拷贝到cache中的任意 一块上，非常灵活。
Cache 存储器 m = t+c
标记
标记
字块0 字块1
主存储器 字字块块00 字块1
…
…
标记
字块2c－1
字块2c－1
…
主存地址 主存字块标记
字块内地址
字块2m－1
m=t+c位
b位
主存 中的 任一块 可以映象到 缓存 中的 任一块
替换机构：当Cache内容已满，就由Cache内的替换机 构按一定的替换算法来确定应从Cache内移出哪个块返回主 存，而把新的主存块调入Cache。Cache对用户是透明的， 将主存块调人Cache的任务全由机器硬件自动完成。
写直达法（Write-through），又称为存直达法(Storethrough)，即写操作时数据既写入Cache又写入主存。能随 时保证主存和Cache的数据始终一致，但增加了访存次数。
动态RAM（dynamic RAM，DRAM）以电容充放电原
理寄存信息。 （3）非易失性RAM
非易失性RAM（Nonvolatile RAM，NV-RAM）使用了 由CMOS构成的功耗极低的SRAM存储单元，内部使用锂电
池作为后备电源，有一个智能控制电路。
位扩展 当单个存储芯片的字长（位数）不能满足要求时，就需要
（3）访问效率 存储器的访问效率是指Cache的访问时间占Cache和主
存等效访问时间的比值。存储器的访问效率用e表示，则有
（4）较复杂存储系统的等效访问时间
设指令Cache和数据Cache的访问时间均为tc，主存的 访问时间为tm，指令Cache的命中率为hi，数据Cache的命 中率为hd，CPU访存取指的比例为fi，则：
图5.6 直接映射
…
…
…
主存储体 字字块块00 字块1
字块2c－1 字字块块22cc
字块2c+1
字块2c+1-1 字字块块22cc++11
字块2m-1
（2）全相联映射方式 全相联映像方式的映像规则是主存的每一块都可以映像
到cache中的任何一个字块上，允许从已被占满的cache中替 换出任何一个字块。主存储器中的第0块可以映像到cache中 的第0块、第1块，┅第2c–1块；主存储器中的第1块可以映 像到cache中的第0块、第1块，… ，第2c–1块。
algorithm，LFU算法） 这种算法选择近期最少访问的页面作为被替换的页面。
实现起来非常困难，它要为每个块设置一个很长的计数器。
5.3.1 随机存储器RAM
1 随机存储器的基本原理 （1）静态RAM
静态RAM（Static RAM，SRAM）以触发器原理寄存信
息，每一个存储单位都由一个触发器构成，不需要刷新电路， 只要不断电就可以保持其中存储的二进制数据不丢失。 （2）动态RAM
组相联映像把地址划分成3段,末b位为块内地址,中间c’ 位为Cache组地址,高t位和r位形成标记字段。
组 Cache 0 标记 1 标记
共 u 组，每组内两块（r = 1)
字块 0 标记 字块 2 标记
字块 1 字块 3
… … … …
2c-r－1 标记 字块 2c-2 标记 字块 2c-1
主存地址 主存字块标记 组地址
次数，则Cache的命中率为：
（2）等效访问时间 Cache和主存的等效访问时间是指当CPU访问存储系统时，
Cache和主存的平均访问时间。若tc表示命中时Cache的访问 时间，tm表示未命中时主存的访问时间，1-h表示未命中率， 则Cache-主存系统的t等a=效ht访c+问(1时-h间)t(m又称平均访问（时5.间3）)ta为：
硬磁盘存储器 (Hard Disk)
磁带存储器(Magnetic Tape Storage)
CD Disk DVD Disk
图5.1 存储器分类
（1）存储容量
是存储器可以容纳的二进制信息量。主存储器的容量是 指用地址寄存器(MAR)产生的地址能访问的存储单元的数量。
如N位字长的MAR能够编址最多达2N个存储单元。
字位扩展 在构成一个实际的存储器时，往往需要同时进行位扩展和
字扩展才能满足存储容量的需求。例如：用4G×4位的芯片 构成8G×8位的存储器。
微处理器地址分配的方法通常有两种：线选法和译码法。 （1）线选法
所谓线选法，就是直接以系统的地址线作为存储器芯片 的片选信号, 为此只需把用到的地址线与存储器芯片的片选 端直接相连即可。
LRU算法比较好地利用访存局部性原理，替换出近期用 得最少的字块。它实际是一种推测的方法，比较复杂。 （4）OPT（Optimal replacement algorithm）算法
使用这种方法时必须先执行一次程序，统计Cache的替 换情况。因此，OPT算法只是一种理想化的算法。 （ 5 ） 近 期 最 少 使 用 算 法 （ Least Frequently Used