高速电路设计和信号完整性分析

>V* XG"E
)K= MGXE
)0T XGXE
D +://<(,= F I E(/>07@ b >V* c ‘XG"E ‘ #$ ) ‘MG"E ‘ #M ) G G G <0>0 ()K>>-< G G G #" G " E LXX ) D +://:* F G G G <0>0 ()K>>-< G G G D 123 %/0)* F I E(/>07@ b >V* c ‘XG"E ‘ LZM )
# G " NK/- G UHKP KP )(<KNK-< N.() 0= (.K7K=0/ E-.PK(= # G " -T0)*/- >( K=’/:<- P()- @B@? E-.PK(= ! G # N-0>:.-P >( K//:P>.0>- P()6-V,(.<P R P:O *0.0)->-.P 0=< @B@? N(.)0> P>V/- G UHKP K=N(.)0>K(= KP N(. )(<-/K=7 *:.*(P-P (=/VR0=< KP =(> 7:0.0=>--<G 2(=-
L#
集成电路应用
3#+"4 3 $% 5 + + + 7898 *5:99;7 + + + (+"4 "+"5 < =850 > ? 74 C 79DE 74 C 79DH ? 9@0 # + ( C ! + "" A ! + " C # + !# A 1 !%% DI,J + + + 7898 *5:99;7 + + + ? .,OPN. + + + 7898 *5:99;7 + + + ? < .A7 > KLM.N 5:A # + ( C ! + FG A ! + " C # + 6% A KLM.N 58B # + ( C # + $# A ! + " C " + $( A 3 ($ 5 "+"5 3 6# 5 "+"5
2C 2C 2C 2C
#" G ! =Y # G Z# *J L G Z =Y # G X" *J X G Z =Y # G #L *J #" G ! =Y # G Z# *J
W[3A9
8 &*67
9 &*67
%& ’()*
%&*67
123 +://:* +(,-.&%/0)* +://<(,= 123&%/0)* 80)*&.0>-
%1%-
0F3
高速电路设计
信号完整性
和电压&时间 %1%- 模 型 是 通 过 一 族 电 流 & 电 压 （ !"#） （ # " $）曲 线 来 描 述 各 个 器 件 管 腿 的 输 入 输 出 （ % & 2） 特 性 的 。 由 于 %1%- 模 型 只 描 述 器 件 的 外 部 特 性 ， 不涉 及到器件的内部细节， 不存在知识产权泄漏的问题， 因 此 得 到 了 各 大 集 成 电 路 厂 商 的 支 持 。另 外 % 1 % - 模 型 的 是建立在器件一级的模型， 抽 象 层 次 比 - .%/0 模 型 高 ， 模拟时所需的计算量少， 因此模拟速度大为提高， 一般 比 -.%/0 模 型 高 两 个 数 量 级 ， 非 常 适 合 于 系 统 级 的 仿 真 。 现 在 %1%- 模 型 已 经 被 接 纳 为 国 际 标 准 0%3 & 34-%5 版 本 也 从 789#:" 发 展 到 了 现 在 的 789;:! 。 $6$ ，
集成电路应用
高速电路设计和信号完整性分析
湖 南 长 沙 国 防 科 技 大 学 自 动 控 制 系 A B#""C; D 张 磊 雷 震 刘 海 波 林 哲 辉
摘 要 E 高 速 电 路 设 计 对 ./1 设 计 者 提 出 了 新 的 要 求 和 挑 战 ， 高速电路中的信号完整性问题变得
越来越突出， 传统的设计方法已经不能适应， 利 用 %1%- 模 型 进 行 信 号 完 整 性 分 析 正 是 为 了 迎 接 这 种 挑 战 而 提 出 的 新 方 法 。介 绍 了 %1%- 模 型 的 构 成 要 素 、 基本的建模原理， 以 及 利 用 %1%- 模 型 进 行 信 号 完 整性分析及其在高速电路设计中的应用， 最后用一个实例讲述了分析的具体步骤和过程。 关 键 词 E ./1
123
图 5 输出缓冲器模型
D W(<-/ F W(<-/&>V*+(/0.K>V A=0O/8.-N a X"" %.-N a X" *J E.-N a " E E)-0P a # G X E I D E(/>07- 80=7- F
! " $ %&%’ 模 型 的 表 示 同 ?+@%A 模 型 一 样 ， @B@? 模 型 文 件 也 用 可 阅 读 的 一 个 器 件 的 @B@? 模 型 由 若 干 部 分 组 成 ， C?%@@ 码 表 示 ，
% 利 用 "#"$ 模 型 进 行 信 号 完 整 性 分 析
懂 得 了 IPI- 模 型 的 基 本 原 理 ， 就可以方便地对所 设计的电路进行信号完整性分析了。 由 于 IPI- 模 型 具 有高精度以及器件透明性等优点， 其一推出就得到了 各 大 .MO 厂 商 的 支 持 。 现 在 各 种 .MO 工 具 都 具 有 利 用 IPI- 模 型 进 行 系 统 仿 真 的 功 能 ， 有 些 还 将 其 与 J/P 设计工具集成在一起， 设计过程中可以直接在线进行 信号的仿真验证， 使用非常方便。
输入封装 参数
电源钳 位二极管
上升 速率 地钳位 二极管 中央处理 逻辑 下降 速率
上拉 % & ’ 曲线
电源钳 位二极 管 输出封 装参数
-.%/0 模 型 涉 及 到 许 多 集 成 电 路
设计方面的细节，一般集成电路 厂商都不愿意公开提供，限制了 它 的 广 泛 应 用 。所 以 ， 需要有另外 一 种 通 用 的 模 型 来 替 代 -.%/0 模 型完成信号完整性分析， %1%- 模 型正是在这种情况下产生的。
使能封装 参数 地钳位 二极管 电源钳 位二极管
Leabharlann Baidu
下拉 ! " # 曲线
地钳位 二极管
图 # 输入 & 输出缓冲器整体结构模型
C"
《 电子技术应用》!""# 年第 $ 期
集成电路应用
E’’
D2(>-PF
8&*67
9 &*67
+(,-.&’/0)*
%&*67 123&%/0)* 123
%& ’()*
D 3KP’/0K)-. F D %(*V.K7H> F
! "#"$ 模 型 的 构 成
图 # 描述了一个输入 & 输出缓冲器的整体结构模 型， 每 一 个 方 框 代 表 了 %1%- 模 型 的 一 个 构 成 要 素 ， 其 中包括封装参数、 钳位二极管、 上拉 & 下拉 ! " # 曲线、 上升 & 下降速率等。 下 面 以 /*2- 电 路 输 入 & 输 出 缓 冲 器 为 例 介 绍 %1%建模的基本原理， 其 它 器 件 的 建 模 可 参 考 %1%- 规 范 。
!%! 输 入 模 型
输入缓冲器模型包括了影响信号传输质量的主 要因素， 如 图 ! 所 示 。/<(=> 、 ?<(=> 、 @<(=> 为 管 腿 的 封 装参数， 分别对应封装所引起的寄生电容、 电阻和电
-.%/0 模 型 是 晶 体 管 一 级 的 模 型 ，
随着现在集成电路规模越来越 大， 即 使 只 建 立 各 个 管 脚 的 -.%/0 模型，也会包含成千上万晶体管 一级的器件，所以其仿真速度必 然 很 慢 ， 这 对 于 交 互 的 ./1 设 计 来讲是不可接受的；其次，由于
123
图 ! 输入缓冲器模型
感； 由器件的内部结构决定； %&’()* 为 管 腿 的 输 入 电 容 ，
+(,-.&%/0)* 和 123&%/0)* 分 别 表 示 管 腿 的 输 入 钳 位 二极管， 其特性用输入电流 4 电压（ 曲线来描述。 !"#） !"# 输 出 模 型 输出模型比输入模型稍微复杂一些， 如图 5 所示。 %&*67 、 8&*67 、 9&*67 仍 然 是 管 腿 的 封 装 参 数 ； %&’()* 是管腿的输出电容， +(,-.&%/0)* 和 123&%/0)* 分 别 表 示管腿的输出钳位二极管， 其特性也用 # " ! 曲线来描 述 ； 与 输 入 不 同 的 是 输 出 模 型 中 多 了 +://:* 和 +://; <(,= 参 数 ， +://:* 表 示 输 出 为 高 电 平 时 不 同 的 上 拉 电 压与输出电流的关系， 它们都 +://<(,= 的 意 义 则 相 反 ， 用 # "! 曲线描述； 80)*&.0>- 表 示 输 出 电 压 的 变 化 速
@ b )K= c ‘ #X G ! ) ‘ #5 G ! ) $#! )
@ b )0T c ‘ #$ G X ) ‘ #M G X ) Z#" )
@ b )K= c ‘ LX$ )
@ b )0T c ‘ Z## )
《 电子技术应用》!""# 年第 $ 期
四通工控 ()& 软起动器经销商 （ *!*） +#+#+!,, +#+#+!,-
每一部分都以一个关键字开头， 然后对所定义的关键 字 利 用 数 据 或 表 格 的 形 式 进 行 描 述 。下 面 是 一 个 简 单 的 @B@? 模 型 文 件 的 示 例 ， 其中包括了一些最常用的关 键字： D @B@ ? E-. F D %())-=> %H0. F D JK/- 20)- F D JK/- 8-Q F D 30>- F D ?(:.’- F !G# I &’H0. = LM N !MM = G KOP !G" ?-*>-)O-. #L R #SSL JK/- (.K7K=0>-< 0> @=>-/ %(.*(.0>K(=R 0P 0= -T0)*/- (N 0= @B@? E-.PK(=
%&’ 信 号 完 整 性 分 析 的 原 理
率， 这是一个动态参数， 用以描述器件的交流特性。
E’’ E’’
D %()*(=-=> F 2 LM J !MM 2 D W0=:N0’>:.-. F +HK/K*P D +0’607- F I >V* 8&*67 X" ) 9&*67 $ G 5 =Y %&*67 # G 5X *J I D +K= F PK7=0/&=0)I # ! 5 !" I
随着技术的进步， 目前高速集成电路的信号切换 时 间 已 经 达 到 几 百 () ， 时 钟 频 率 也 已 达 到 几 百 *+, ， 如此高的边沿速率导致印刷电路板上的大量互连线 产生低速电路中所没有的传输线效应， 使信号产生失 真， 严重影响信号的正确传输。若在电路板设计时不 考虑其影响， 逻辑功能正确的电路在调试时往往会无 法正常工作。为了解决这个问题， 在设计高速电路时 必须进行信号完整性分析， 采用虚拟样板对系统进行 透彻仿真， 精确分析电路的布局布线对信号完整性的 影响， 并以此来指导电路的设计。这样， 以往很多在 调试时才能发现的问题，在设计期间就可以解决， 极 大地提高了设计成功率， 缩短了设计周期。 要对信号进行完整性分析， 首先要建立精确的器 它 件 模 型 。 以 前 在 电 路 仿 真 时 普 遍 采 用 -.%/0 模 型 ， 是建立在电路基本元器件（ 如晶体管、 电阻、 电容等） 的工作机理和物理细节之上的， 可以精确地在电路器 件一级仿真系统的工作特性，验证系统的逻辑功能， 因此在集成电路设计中得到了广泛的应用。 因为它能 够精确计算出系统的静态和动态等各种工作特性， 所 以也可以用来进行系统级的信号完整性分析。 但是使 用 -.%/0 模 型 有 一 些 难 以 克 服 的 缺 点 ： 首 先 ， 由 于
)K= #" ) ! G M =Y " G ZS *J
)0T #"" ) #" G ! =Y # G Z# *J
)(<-/&=0)-
8&*K=
9&*K=
%&*K=
[A0\ A2CB9A @0 " J !MM &@2+ ]O " J !MM &[^U G G G <0>0 ()K>>-< G G G E’’ +[_A8 J !MM &[^U J !MM &[^U 5 ‘ P>0>2(= ‘ @=Q-.>K=7 C’>KQ- ‘ 9(,