第三章 时序逻辑电路分析
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2
3.1 概述
3
3.1.1 时序电路的基本概念及特点
逻辑功能上的特点
任意时刻电路的稳定输出，不仅取决于该时 刻各个输入变量的取值，而且还取决于电路原 来的状态。
电路结构上的特点
wk.baidu.com
通常包含组合电路和 存储电路（必不可少）
由具有记忆功能的锁存器或触发器构成
存储电路的输出状态必须反馈到组合电路的输 入端，与输入信号一起，共同决定组合电路的 输出 典型的时序电路：计数器、读/写存储器、寄存 器、移位寄存器、顺序脉冲发生器等
（2）将各触发器的激励函数代入到各自的特性函数中， 求触发器状态的次态函数。
（3）列出状态表 。 （4）设定初始值，画状态转换图及时序图 。 （5）结合输入信号的含义，进一步对电路功能进行说明， 并进行能否自启动的分析。
34
3.3.1 时序电路的分析方法
2．时序电路的分析举例
【例3-1】分析如图所示电路，画出状态图及时序图。
4
3.1.2 时序电路逻辑功能的表示方法
1．逻辑表达式
5
3.1.2 时序电路逻辑功能的表示方法
2．状态表
以表格的方式描述时序电路中状态转换的过程， 又称状态转换真值表
3．状态图 通过几何图形方式，将时序电路的状态转换关系 及转换条件表示出来，又称状态转换图
4．时序图
可反映出在时钟脉冲序列及输入信号的作用下， 电路状态及输出状态随时间变化的波形
16
3.2.1 锁存器
（3）门控D锁存器时序图
（4）门控D锁存器的特点
具有置0和置1功能
受同步时钟Clk控制 Clk＝1期间接收信号 Clk＝0期间锁存，便于多个锁存器同步工作
17
3.2.2 触发器
触发器 是脉冲边沿触发的存储元件。 1．D触发器 （1）电路原理及逻辑符号 ① Clk＝0时，L1接收信号，D的值被读入，送到Qm，此时L2的Clk2＝0，L2 不接收信号， D的值无法传送至Q端，Q将保持原来的值不变。 ② Clk从0 1，L1的Clk1＝0，不再接收D信号。L2的Clk2＝1， L2开通， Qm信号被送至Q端。最终送入Q端的是Clk信号上升瞬间的D的值。 主从触发器或边沿触发器：D信号只在时钟脉冲Clk的边沿复制到Q端。
38
3.3.1 时序电路的分析方法
关于是否是能自启动电路的说明：
有效状态：时序电路中凡是被利用了的状态。如000、001、 011、111、110、100。 有效循环：由有效状态构成的循环。
无效状态：时序电路中没被利用的状态。如010及101。
无效循环：由无效状态所构成的循环。 能自启动的时序电路：在时序电路中，虽然存在无效状态， 但无效状态经过若干个Clk脉冲后会自动进入有效循环。 不能自启动时序电路：在时序电路中，如果存在无效循环， 电路为不能自启动时序电路。
D
SET
Q
CLR
Q
29
3.2.2 触发器
30
3.2.2 触发器
（2）带同步置位、清零端的JK触发器
31
3.2.2 触发器
6．触发器集成电路
触发器的集成电路很多，主要为D型和JK型触发器。
（1）74HC74 双上升沿Ｄ触发器(有预置、清除端）
说明：74HC74含2个D触发器，每个触发器都有各自独立的脉冲输入以 及异步置位、异步清零端。
（无效状态）代入到输出函数及状态函数， =00。 代入到输出函数及状态函数， =10。
将输入X=1及 得： Y=1，
包含了无效状态的状态图：
显然，设计结果为能自启动电路。
47
3.3.2 时序电路的设计方法
（6）画逻辑图
48
3.3.2 时序电路的设计方法
（5）T触发器的特点 具有保持、翻转功能 边沿时钟脉冲控制 抗干扰能力强
28
3.2.2 触发器
5．带置位、清零端的触发器
异步方式 ：当置位或清零信号一产生就立刻进行置位或 清零
同步方式 ：当置位或清零信号产生后，还要等待时钟的 有效边沿到来才进行置位或清零操作 （1）带异步置位、清零端的D触发器
45
3.3.2 时序电路的设计方法
（4）选择触发器类型，求出电路的状态函数、输出函数及 激励函数 利用卡诺图化简可写出电路的输出函数及状态函数：
选用上升沿触发的D触发器， 由D触发器的特性函数 ： 可得到触发器的激励函数：
46
3.3.2 时序电路的设计方法
（5）分析是否能自启动
将输入X=0及 得 ：Y=0，
（2） JK触发器的特性表及特性函数
22
3.2.2 触发器
（2） JK触发器的状态图
23
3.2.2 触发器
（4）JK触发器时序图
（5）JK触发器的特点
具有保持、置0、置1、翻转功能 边沿时钟脉冲控制
抗干扰能力强
24
3.2.2 触发器
3．RS触发器
（1）逻辑符号
（2）特性表及特性函数 特性表与RS锁存器相同 特性函数：
18
3.2.2 触发器
（2） D触发器的特性表及特性函数
（3）D触发器的状态图
状态图：以图形的方式形象地表示时序电路的逻辑 功能，又称状态转换图。
19
3.2.2 触发器
（4）D触发器时序图
（5）D触发器的特点
具有置0和置1功能 时钟脉冲边沿控制
便于多个触发器同步工作
抗干扰能力强
20
10
3.2.1 锁存器
（2）基本RS锁存器的特性表及特性函数 特性表：反映锁存器或触发器的次态（Qn+1）与现态（Qn）以 及输入信号之间对应关系的表格。类似于真值表 。 特性函数：以逻辑表达式的方式反映锁存器或触发器的次态 （Qn+1）与现态（Qn）以及输入信号之间函数关系。
11
3.2.1 锁存器
25
3.2.2 触发器
（3）RS触发器的状态图
（4）RS触发器的特点
具有保持、置0、置1功能
边沿时钟脉冲控制 抗干扰能力强 S、R有约束
26
3.2.2 触发器
4．T触发器
（1）逻辑符号 （2）特性表及特性函数
（3）状态图
27
3.2.2 触发器
（4）T触发器时序图
上升沿触发的T触发器的时序图：
3.2.2 触发器
2．JK触发器 （1）电路原理及逻辑符号 时钟下降沿到来时： ①若J=K=0，D=Q，触发器状态不改变， ②若J=0，K=1，D=0，触发器状态变为0态， ③ 若J=1，K=0，D=1，触发器状态变为1态， ④ 若J=K=1，D= ，触发器状态与原来状态相反，
21
3.2.2 触发器
14
3.2.1 锁存器
（3）D锁存器时序图
（4）D锁存器的特点
电平直接控制 不存在RS触发器的约束问题 具有置0及置1功能
15
3.2.1 锁存器
3．门控 D锁存器
（1）基本结构及工作原理
Clk控制同步的时钟信号： ① Clk＝0： ② Clk＝1： （2）特性函数 ，锁存器状态不改变 （由输入信号D控制锁存器状态）
第三章 时序逻辑电路分析
广东工业大学计算机学院
本章内容
数字逻辑电路分为两大类：组合电路、时序电路 3.1 概述 时序电路的基本概念及特点 、分类，逻辑功能的表示方法 3.2 锁存器及触发器
常见锁存器及触发器的工作原理、逻辑符号、功能特性
3.3 时序电路的分析与设计方法 时序电路的分析方法、设计方法 、设计举例 3.4 常用的时序逻辑电路 寄存器 ，计数器 3.5 时序逻辑电路的时序分析 时钟信号，建立时间、保持时间和最大传播延迟时间 ，稳态与亚稳态， 分辨时间 ，时钟偏差 ，并行
（4）画状态图及时序图 假设初始状态为000 状态图：
时序图：
（5）电路分析说明 。
由时序图可看到，该电路是能循环输出4个脉冲的顺序脉冲发生器。
42
3.3.2 时序电路的设计方法
1．设计步骤 （1）分析设计要求，建立原始状态图 （2）进行状态化简，消去多余状态，画出最简状态图 （3）状态分配，画出编码后的状态图
状态，而且还与输入直接有关系。即
Moore型时序电路 ：输出信号仅仅取决于存储电路的
状态。即
7
3.2 锁存器及触发器
共同点：具有存储功能的 双稳态 元器件
不同点：
存储状态0态和1态均为稳定的状态
锁存器是电平敏感的存储元件 触发器是边沿触发的存储元件
锁存器 基本RS锁存器，D锁存器 ，门控D锁存器
（3）基本RS锁存器时序图 t9 时刻：R=S=0，锁存器应保持为双稳态中的0态或1态 但∵ 前一时刻R=S=1，使Q＝0、 ＝0（非锁存器的正常状态） ∴ t9 时刻锁存器的状态无法确定，取决于两个或非门延迟的差异 图中虚线：表示这种不确定的状态 这种当两个有效信号同时撤销时所产生的状态不确定的情况称为竟态现象。
（4）选择触发器类型，求出电路的状态函数、输出函数 及激励函数
（5）如果电路存在无效状态，应判断电路是否为能自启 动电路 （6）画逻辑图
43
3.3.2 时序电路的设计方法
2．时序电路的设计举例 【例3-3】设计一个串行数据检测电路，要求是：连续输入3个或3个 以上的1时，输出为1，其余情况输出为0。 解：（1）分析设计要求，建立原始状态图 电路的内部状态初步设定4个，分别是： 状态A：此为起始状态。 状态B：连续检测到一个1之后的状态。 状态C：连续检测到两个1之后的状态。 状态D：连续检测到三个及三个以上1之后的状态。
39
3.3.1 时序电路的分析方法
【例3-2】分析如图所示
电路，画出状态图及时
序图，并说明该电路的 功能。 （1）写函数表达式 电路有4个输出，分别是Y0、Y1、Y2、Y3， 它们的输出 函数分别为：
40
3.3.1 时序电路的分析方法
（2）求触发器的
次态函数：
（3）计算，列出
状态表 ：
41
3.3.1 时序电路的分析方法
44
3.3.2 时序电路的设计方法
（2）进行状态化简，画出最简状态图 通过分析原始状态图可发现，状态C和D是等价状态，将C和D状态 合并后，可画出最简状态图：
（3）状态分配，画出编码后的状态图 ∵状态数M=3，∴需要2个触发器。 采用顺序二进制码，令A=00，B=01， C=10 编码后的状态图：
12
3.2.1 锁存器
（4）基本RS锁存器的特点
电路比较简单 是组成各种功能更为完善的锁存器及触发器的基本单元 输入信号直接控制着输出的状态（称为电平直接控制）
输入信号S、R之间有约束
13
3.2.1 锁存器
2．D锁存器
（1）基本结构及工作原理 ① 输入信号D＝0： ② 输入信号D＝1：
（2）D锁存器的特性表及特性函数
6
3.1.3 时序电路的分类
1．按触发器的时钟脉冲控制方式分类
同步时序电路 ：存储电路中所有的触发器状态的改变
都是在同一个时钟脉冲（Clk）控制下同时发生
异步时序电路 ：存储电路中的触发器由两个或两个以
上的Clk控制或没有Clk控制
2．按输出和输入的关系分类
Mealy型时序电路 ：输出信号不仅取决于存储电路的
触发器
D触发器 ，JK触发器， RS触发器 ，T触发器
带置位、清零端的触发器 ，触发器集成电路
8
3.2.1 锁存器
1．基本RS锁存器
（1）基本结构及工作原理 由一对或非门交叉耦合而成的基本锁存器原理图以及逻辑符号如下 :
9
3.2.1 锁存器
基本RS锁存器的工作原理 : ①输入信号S＝R＝0：输出为稳定的0态或1态 ② 输入信号S＝1、R＝0：输出状态为1态。即 ③ 输入信号S＝0、R＝1：输出状态为0态。即 ④ 输入信号S＝R＝1：Q＝0、 ＝0，此输出既非0态，也非1态， 这种状态非锁存器的正常工作状态，应避免出现。 Qn： 接收信号之前 的状态（简称现态） Qn+1：接收信号之后的 状态（简称次态）
（1）写函数表达式
35
3.3.1 时序电路的分析方法
（2）求触发器的
次态函数：
（3）计算，列出 状态表 ：
36
3.3.1 时序电路的分析方法
（4）画状态图及时序图
假设初始状态为000
状态图：
时序图：
37
3.3.1 时序电路的分析方法
（5）电路分析说明 。
电路的功能：该电路每6个Clk（时钟脉冲）为1 周期，三个触发器FF0、FF1、FF2每间隔1个Clk 依次进行状态改变，该电路的输出Y仅在Q2Q1Q0 的状态为100时，输出0，其余情况输出1。
32
3.2.2 触发器
（2）74HC112 双上升沿JK触发器（有预置、清除端）
说明：74HC112含2个JK触发器，每个触发器都有各自独立的脉冲输入 以及异步置位、异步清零端。
33
3.3 时序电路的分析与设计方法
3.3.1 时序电路的分析方法
1．分析步骤 （1）根据给定的电路，写函数表达式。包括：输出函数 及各触发器的激励（驱动）函数。
3.1 概述
3
3.1.1 时序电路的基本概念及特点
逻辑功能上的特点
任意时刻电路的稳定输出，不仅取决于该时 刻各个输入变量的取值，而且还取决于电路原 来的状态。
电路结构上的特点
wk.baidu.com
通常包含组合电路和 存储电路（必不可少）
由具有记忆功能的锁存器或触发器构成
存储电路的输出状态必须反馈到组合电路的输 入端，与输入信号一起，共同决定组合电路的 输出 典型的时序电路：计数器、读/写存储器、寄存 器、移位寄存器、顺序脉冲发生器等
（2）将各触发器的激励函数代入到各自的特性函数中， 求触发器状态的次态函数。
（3）列出状态表 。 （4）设定初始值，画状态转换图及时序图 。 （5）结合输入信号的含义，进一步对电路功能进行说明， 并进行能否自启动的分析。
34
3.3.1 时序电路的分析方法
2．时序电路的分析举例
【例3-1】分析如图所示电路，画出状态图及时序图。
4
3.1.2 时序电路逻辑功能的表示方法
1．逻辑表达式
5
3.1.2 时序电路逻辑功能的表示方法
2．状态表
以表格的方式描述时序电路中状态转换的过程， 又称状态转换真值表
3．状态图 通过几何图形方式，将时序电路的状态转换关系 及转换条件表示出来，又称状态转换图
4．时序图
可反映出在时钟脉冲序列及输入信号的作用下， 电路状态及输出状态随时间变化的波形
16
3.2.1 锁存器
（3）门控D锁存器时序图
（4）门控D锁存器的特点
具有置0和置1功能
受同步时钟Clk控制 Clk＝1期间接收信号 Clk＝0期间锁存，便于多个锁存器同步工作
17
3.2.2 触发器
触发器 是脉冲边沿触发的存储元件。 1．D触发器 （1）电路原理及逻辑符号 ① Clk＝0时，L1接收信号，D的值被读入，送到Qm，此时L2的Clk2＝0，L2 不接收信号， D的值无法传送至Q端，Q将保持原来的值不变。 ② Clk从0 1，L1的Clk1＝0，不再接收D信号。L2的Clk2＝1， L2开通， Qm信号被送至Q端。最终送入Q端的是Clk信号上升瞬间的D的值。 主从触发器或边沿触发器：D信号只在时钟脉冲Clk的边沿复制到Q端。
38
3.3.1 时序电路的分析方法
关于是否是能自启动电路的说明：
有效状态：时序电路中凡是被利用了的状态。如000、001、 011、111、110、100。 有效循环：由有效状态构成的循环。
无效状态：时序电路中没被利用的状态。如010及101。
无效循环：由无效状态所构成的循环。 能自启动的时序电路：在时序电路中，虽然存在无效状态， 但无效状态经过若干个Clk脉冲后会自动进入有效循环。 不能自启动时序电路：在时序电路中，如果存在无效循环， 电路为不能自启动时序电路。
D
SET
Q
CLR
Q
29
3.2.2 触发器
30
3.2.2 触发器
（2）带同步置位、清零端的JK触发器
31
3.2.2 触发器
6．触发器集成电路
触发器的集成电路很多，主要为D型和JK型触发器。
（1）74HC74 双上升沿Ｄ触发器(有预置、清除端）
说明：74HC74含2个D触发器，每个触发器都有各自独立的脉冲输入以 及异步置位、异步清零端。
（无效状态）代入到输出函数及状态函数， =00。 代入到输出函数及状态函数， =10。
将输入X=1及 得： Y=1，
包含了无效状态的状态图：
显然，设计结果为能自启动电路。
47
3.3.2 时序电路的设计方法
（6）画逻辑图
48
3.3.2 时序电路的设计方法
（5）T触发器的特点 具有保持、翻转功能 边沿时钟脉冲控制 抗干扰能力强
28
3.2.2 触发器
5．带置位、清零端的触发器
异步方式 ：当置位或清零信号一产生就立刻进行置位或 清零
同步方式 ：当置位或清零信号产生后，还要等待时钟的 有效边沿到来才进行置位或清零操作 （1）带异步置位、清零端的D触发器
45
3.3.2 时序电路的设计方法
（4）选择触发器类型，求出电路的状态函数、输出函数及 激励函数 利用卡诺图化简可写出电路的输出函数及状态函数：
选用上升沿触发的D触发器， 由D触发器的特性函数 ： 可得到触发器的激励函数：
46
3.3.2 时序电路的设计方法
（5）分析是否能自启动
将输入X=0及 得 ：Y=0，
（2） JK触发器的特性表及特性函数
22
3.2.2 触发器
（2） JK触发器的状态图
23
3.2.2 触发器
（4）JK触发器时序图
（5）JK触发器的特点
具有保持、置0、置1、翻转功能 边沿时钟脉冲控制
抗干扰能力强
24
3.2.2 触发器
3．RS触发器
（1）逻辑符号
（2）特性表及特性函数 特性表与RS锁存器相同 特性函数：
18
3.2.2 触发器
（2） D触发器的特性表及特性函数
（3）D触发器的状态图
状态图：以图形的方式形象地表示时序电路的逻辑 功能，又称状态转换图。
19
3.2.2 触发器
（4）D触发器时序图
（5）D触发器的特点
具有置0和置1功能 时钟脉冲边沿控制
便于多个触发器同步工作
抗干扰能力强
20
10
3.2.1 锁存器
（2）基本RS锁存器的特性表及特性函数 特性表：反映锁存器或触发器的次态（Qn+1）与现态（Qn）以 及输入信号之间对应关系的表格。类似于真值表 。 特性函数：以逻辑表达式的方式反映锁存器或触发器的次态 （Qn+1）与现态（Qn）以及输入信号之间函数关系。
11
3.2.1 锁存器
25
3.2.2 触发器
（3）RS触发器的状态图
（4）RS触发器的特点
具有保持、置0、置1功能
边沿时钟脉冲控制 抗干扰能力强 S、R有约束
26
3.2.2 触发器
4．T触发器
（1）逻辑符号 （2）特性表及特性函数
（3）状态图
27
3.2.2 触发器
（4）T触发器时序图
上升沿触发的T触发器的时序图：
3.2.2 触发器
2．JK触发器 （1）电路原理及逻辑符号 时钟下降沿到来时： ①若J=K=0，D=Q，触发器状态不改变， ②若J=0，K=1，D=0，触发器状态变为0态， ③ 若J=1，K=0，D=1，触发器状态变为1态， ④ 若J=K=1，D= ，触发器状态与原来状态相反，
21
3.2.2 触发器
14
3.2.1 锁存器
（3）D锁存器时序图
（4）D锁存器的特点
电平直接控制 不存在RS触发器的约束问题 具有置0及置1功能
15
3.2.1 锁存器
3．门控 D锁存器
（1）基本结构及工作原理
Clk控制同步的时钟信号： ① Clk＝0： ② Clk＝1： （2）特性函数 ，锁存器状态不改变 （由输入信号D控制锁存器状态）
第三章 时序逻辑电路分析
广东工业大学计算机学院
本章内容
数字逻辑电路分为两大类：组合电路、时序电路 3.1 概述 时序电路的基本概念及特点 、分类，逻辑功能的表示方法 3.2 锁存器及触发器
常见锁存器及触发器的工作原理、逻辑符号、功能特性
3.3 时序电路的分析与设计方法 时序电路的分析方法、设计方法 、设计举例 3.4 常用的时序逻辑电路 寄存器 ，计数器 3.5 时序逻辑电路的时序分析 时钟信号，建立时间、保持时间和最大传播延迟时间 ，稳态与亚稳态， 分辨时间 ，时钟偏差 ，并行
（4）画状态图及时序图 假设初始状态为000 状态图：
时序图：
（5）电路分析说明 。
由时序图可看到，该电路是能循环输出4个脉冲的顺序脉冲发生器。
42
3.3.2 时序电路的设计方法
1．设计步骤 （1）分析设计要求，建立原始状态图 （2）进行状态化简，消去多余状态，画出最简状态图 （3）状态分配，画出编码后的状态图
状态，而且还与输入直接有关系。即
Moore型时序电路 ：输出信号仅仅取决于存储电路的
状态。即
7
3.2 锁存器及触发器
共同点：具有存储功能的 双稳态 元器件
不同点：
存储状态0态和1态均为稳定的状态
锁存器是电平敏感的存储元件 触发器是边沿触发的存储元件
锁存器 基本RS锁存器，D锁存器 ，门控D锁存器
（3）基本RS锁存器时序图 t9 时刻：R=S=0，锁存器应保持为双稳态中的0态或1态 但∵ 前一时刻R=S=1，使Q＝0、 ＝0（非锁存器的正常状态） ∴ t9 时刻锁存器的状态无法确定，取决于两个或非门延迟的差异 图中虚线：表示这种不确定的状态 这种当两个有效信号同时撤销时所产生的状态不确定的情况称为竟态现象。
（4）选择触发器类型，求出电路的状态函数、输出函数 及激励函数
（5）如果电路存在无效状态，应判断电路是否为能自启 动电路 （6）画逻辑图
43
3.3.2 时序电路的设计方法
2．时序电路的设计举例 【例3-3】设计一个串行数据检测电路，要求是：连续输入3个或3个 以上的1时，输出为1，其余情况输出为0。 解：（1）分析设计要求，建立原始状态图 电路的内部状态初步设定4个，分别是： 状态A：此为起始状态。 状态B：连续检测到一个1之后的状态。 状态C：连续检测到两个1之后的状态。 状态D：连续检测到三个及三个以上1之后的状态。
39
3.3.1 时序电路的分析方法
【例3-2】分析如图所示
电路，画出状态图及时
序图，并说明该电路的 功能。 （1）写函数表达式 电路有4个输出，分别是Y0、Y1、Y2、Y3， 它们的输出 函数分别为：
40
3.3.1 时序电路的分析方法
（2）求触发器的
次态函数：
（3）计算，列出
状态表 ：
41
3.3.1 时序电路的分析方法
44
3.3.2 时序电路的设计方法
（2）进行状态化简，画出最简状态图 通过分析原始状态图可发现，状态C和D是等价状态，将C和D状态 合并后，可画出最简状态图：
（3）状态分配，画出编码后的状态图 ∵状态数M=3，∴需要2个触发器。 采用顺序二进制码，令A=00，B=01， C=10 编码后的状态图：
12
3.2.1 锁存器
（4）基本RS锁存器的特点
电路比较简单 是组成各种功能更为完善的锁存器及触发器的基本单元 输入信号直接控制着输出的状态（称为电平直接控制）
输入信号S、R之间有约束
13
3.2.1 锁存器
2．D锁存器
（1）基本结构及工作原理 ① 输入信号D＝0： ② 输入信号D＝1：
（2）D锁存器的特性表及特性函数
6
3.1.3 时序电路的分类
1．按触发器的时钟脉冲控制方式分类
同步时序电路 ：存储电路中所有的触发器状态的改变
都是在同一个时钟脉冲（Clk）控制下同时发生
异步时序电路 ：存储电路中的触发器由两个或两个以
上的Clk控制或没有Clk控制
2．按输出和输入的关系分类
Mealy型时序电路 ：输出信号不仅取决于存储电路的
触发器
D触发器 ，JK触发器， RS触发器 ，T触发器
带置位、清零端的触发器 ，触发器集成电路
8
3.2.1 锁存器
1．基本RS锁存器
（1）基本结构及工作原理 由一对或非门交叉耦合而成的基本锁存器原理图以及逻辑符号如下 :
9
3.2.1 锁存器
基本RS锁存器的工作原理 : ①输入信号S＝R＝0：输出为稳定的0态或1态 ② 输入信号S＝1、R＝0：输出状态为1态。即 ③ 输入信号S＝0、R＝1：输出状态为0态。即 ④ 输入信号S＝R＝1：Q＝0、 ＝0，此输出既非0态，也非1态， 这种状态非锁存器的正常工作状态，应避免出现。 Qn： 接收信号之前 的状态（简称现态） Qn+1：接收信号之后的 状态（简称次态）
（1）写函数表达式
35
3.3.1 时序电路的分析方法
（2）求触发器的
次态函数：
（3）计算，列出 状态表 ：
36
3.3.1 时序电路的分析方法
（4）画状态图及时序图
假设初始状态为000
状态图：
时序图：
37
3.3.1 时序电路的分析方法
（5）电路分析说明 。
电路的功能：该电路每6个Clk（时钟脉冲）为1 周期，三个触发器FF0、FF1、FF2每间隔1个Clk 依次进行状态改变，该电路的输出Y仅在Q2Q1Q0 的状态为100时，输出0，其余情况输出1。
32
3.2.2 触发器
（2）74HC112 双上升沿JK触发器（有预置、清除端）
说明：74HC112含2个JK触发器，每个触发器都有各自独立的脉冲输入 以及异步置位、异步清零端。
33
3.3 时序电路的分析与设计方法
3.3.1 时序电路的分析方法
1．分析步骤 （1）根据给定的电路，写函数表达式。包括：输出函数 及各触发器的激励（驱动）函数。