阻抗基础培训

品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
電尋求解 決之道
雜訊和干擾之總量 SIMULATION & EMULATION
滿足需求規格
條列出對應之對策
STAR
TO LAYOUT
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
為何需要控制特性阻抗 三、為何需要控制特性阻抗？ (1) 電腦在操作時，驅動元件(Driver)所發出的訊號，將通過PCB 傳 輸線到達接受元件(Receiver)。該方波訊號在多層板的訊號線 中傳播時，其“特性阻抗”值必須要與頭尾元件“電子阻抗”能 夠匹配，訊號中的“能量”才會得到完整的傳輸。 (2)一旦多層板線路品質不良，等特性阻抗值超出公差時，所傳訊 號的能量將出現反射(Reflection)、散失(dissipation)、衰減 (Attenuation)或延誤(Delay)等劣化現象，嚴重時甚至出現訊號之 當機情形。 當A元件經由板面線路向B發出訊號，若該訊號線的線寬不均，造成 特性阻抗值上起伏變化時，則訊號的部份能量會反回Ａ中去。
差 動 阻 抗 ( Differential):90~100 歐姆
Rambus 阻 抗 : 2 8 歐姆
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
A. 一般阻抗:50~70歐姆 a.常見之阻抗值與匹配條件:
各種疊構特性阻抗表
疊構 P.P介電 層厚度 (mil) P.P介電 線寬(mil) 常數εγ 特性阻抗(Ω)
試算表應填入之數據:
Hinght (H): 4.8 (PP厚度) Hinght1(H1): 0.4 (防焊油墨厚度) Width (W): 4.5 (成品線路寬度,蝕刻後較細處 (理論值-0.5mil)) Width1 (W1): 5 (成品線路寬度, 蝕刻後較寬處(理論值)) Thiekess( T): 1.8 (成品銅箔厚度(原始銅箔厚度+電度厚度)) Dielectric Constant (Er): 4.07 (PP介電常數) Impedance (Zo): 58.85 (試算理論阻抗值) 註: 成品實際阻抗值會比試算理論值高約2歐姆
預測公式
60
4*D
Ln( )= 0.67πw(0.8+t/w)
60
8h
OZ = √D.C
× Ln [ ] √DC do
此結構係預測內層線路對應相關層之阻抗，此種結構是一般印刷電路板設 計人員所偏好，因為其有下列優點： (1) 只有單一內層線路，可以避免一般兩張內層線路彼此相鄰，因其於 高頻率下很容易產生干擾(cross talk)。 (2) 降低EMI，使此種干擾趨近於零。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
*解決電磁干擾(EMI)問題之流程圖
開 始
電磁干擾的問 題相關資料
一些工作環 境的參數
防制之限制
需求之規格 461, FCC, VDE
決 定 出 電 磁 相 容 的 工 作 環 境
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
7628+10 80 FR4 1/1 1.0 7628+10 80
9.1 │ 9.5 │ 9.9
4.3
4 4.5 5 5.5 6 8 10 12 18 25
79.39 ─ 82.13 76.98 ─ 79.72 74.76 ─ 77.48 72.69 ─ 75.4 70.76 ─ 73.46 64.11 ─ 66.76 58.75 ─ 61.34 54.3 ─ 56.83 44.45 ─ 46378 36.84 ─ 38.95
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
(C) 雙層線路結構Dual strip transmission line(Dual Signal) :
b t POWER OF GROUND w
c
b
POWER OF GROUND 預測公式： ZO=80*Ln[1.9*(26+ t)/(0.8W+t)]*(1-b/4(b+c+t))/ √D.C. 此類結構係由第二種(Triplate)衍生而來，因為第二種結構較浪費空間， 故再添加一層線路，並且彼此佈線方向儘量垂直減少平行，以降低可能發 生之干擾。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
阻抗試算
阻抗試算
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
阻抗類別
常見阻抗類別: A. 一般阻抗:50~70歐姆 B. 差動阻抗(Differential):90~100歐姆 C. Rambus:28歐姆
一般阻抗:50~70 歐姆
阻抗基礎知識
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
目 錄
一、 二、 前言 何謂特性阻抗？
三、
四、 五、
為何需要控制特性阻抗？
阻抗之設計 印刷電路板製程中如何控制特性阻抗
六、
阻抗的試算
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
一、前言： 隨著科技之發展，尤其在積體電路(IC)材 料之進步，使運算速度有顯著之提昇，促使 積體電路走向小體積、高密度、單一零件； 這些導致今日及未來印刷電路板走向必須配 合高頻嚮應(High clock freguency)及高速 率數位電路，也就是必須控制阻抗，讓電路 低失真、低干擾、低噪音亦清除電磁干擾 EMI，產生良好品質之印刷電路板。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
1. 影響阻抗之主要因素: 印刷電路板對阻抗之要求,不外乎要求控制線路寬度,厚度及 相關之絕緣層厚度,欲控制之層數愈多,則難度愈高,主要影響 阻抗因素如下: A. 線寬:與阻抗值成反比,線寬↓,阻抗值↑,線寬↑,阻抗值 ↓ B. 疊構(壓合厚度): 與阻抗值成正比,厚度↑,阻抗值↑,線寬 ↓,阻抗值↓ C. 介電介數(Er值): 與阻抗值成反比,介電↓,阻抗值↑,介電 ↑,阻抗值↓
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
(3)唯有對PCB板材與製程加強管理，多層板上的Ｚo方 能符合客戶所要求允收規格。由於元件的電子阻抗愈高 時，其傳輸速率才會愈快，因而PCB的特性阻抗值也要 隨之提高，方能達到匹配元件的要求。唯有在這種觀念 下所生產的多層板，才算得上高速或高頻訊號所需求的 良品。不再是電性O/S Test之所能比擬，不良品也幾乎 無法重工。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
如何控制特性阻抗
Байду номын сангаас五、印刷電路板製程中如何控制特性阻抗？
由上述三種結構看來，對阻抗之影響，共有四個因素，其中介電 常數係由原物料來決定，與生產過程較不相關，其餘三因素全靠 製造廠商本身製程能力來控制。製程能力的變異越小，則阻抗 之良率越好，所需之阻抗公差越小。阻抗值一般是介於
t ：線路厚度 D.C：介電常數
此類結構通常用來預測外層線路相對內層接地層之阻抗。理論上阻 抗和介電常數、線路寬度、線路厚度成反比，和介電層厚度成正比。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
(B)Triplate結構
Power or ground d t
w
Power or ground
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
內層試算公式:
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
使用之壓合疊構
t w h 絕緣底材 線路
介電層
接地層
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
線寬 線高
介電
層厚度
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
預測公式：
87
5.98*h Ln( ) 0.8w+t
H
× W
377
OZ = √D.C+1.41
DC
W ：線路寬度 ｈ：介電層厚度
W
25Ω~120Ω之間，較高阻抗較難控制，一般為較窄的銅軌，相對
的受實際蝕刻過程來影響。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
各因素與阻抗的關系
各因素與阻抗的關系
阻抗與銅軌厚度成反比 阻抗與積層厚度成正比
1 Zα─── T Zαh 1 Zα ─── √Er
1 Zα───
共用接 地之干 擾
電磁場 對導線 之影響
導線對 導線之 干擾
電力線對電 源供應電路 之干擾
阻抗匹配 頻率之影 響
細線、多 層、薄板
解決方 式 1,2,3 ……
解決方 式 1,2,3 ……
解決方 式 1,2,3 ……
解決方 式 1,2,3 ……
解決方 式 1,2,3 ……
解決方 式 1,2,3 ……
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
何謂特性阻抗
一、 何謂特性阻抗？ 一般導線中所傳導者為直流電流(OC)時，所受 到的阻力稱為電阻(單位為歐姆；ohm)，隨著高 頻、高速率數位交流電路傳輸之增加，就非單純 考慮一般電阻，必需考慮電阻抗、電容抗、電感 抗；綜合稱之為特性阻抗(Z)單位亦為歐姆(ohm) ，對印刷電路板而言，是指在某一高頻之下，某 一線路層對一相關層，通常相關是指最接近之接 地層，總合之阻抗，簡言之亦即評估線路之均勻 性，介電層厚度之均勻性及材料介電常數。
阻抗與Er的平方根成反比
阻抗與銅軌寬度成反比
W
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
現將多層板冗長製程中與特性阻抗有關的製 程站，分別說明如下：
底片製作管理與檢查—底片環境須良好之無塵室，且應控制溫度在23±3℃， 相對濕度在45±5%RH，並進行陰陽片的重合檢查。 生產線所用板面之再設計──在大面積Panel上妥善排版，增加分散電流用的 假陰極(Robbers)，設置TDR測試所需的板邊測樣(Coupon)。 內層板蝕刻—提高其酸性蝕銅的製程能力，改善蝕刻因子(Etch Factor)， 減少側蝕與殘足。 內層板AOI檢查—小心找出線路中的缺口與突出，對2GHz高速的訊號而言,即使 2mil的缺口就必須報廢，不可姑息以免帶來後患。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
Impedance Change
Ａ
B Incident energy Transmitted Energy Reflected energy
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
阻抗之設計 四、阻抗之設計 印刷電路板對阻抗之要求，不外乎要求控制線路之寬度、厚度 及相關之絕緣層厚度。欲控制之層數越多，則難度越高；一般而 言，對阻抗之設計，不外乎下列三種結構，任何阻抗均可由此衍 生而來： (A)Microstrip 結構
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
外層試算表:
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
銅箔 0.5oz (0.7mil) PP 2116HR (4.8mil) FR4 1/1 1.2mm (47mil) PP 2116HR (4.8mil) 銅箔 0.5oz (0.7mil)
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
壓合----使用真空壓合機，降低壓力減少流膠，避免銅皮稜線直接壓在玻纖上， 儘量保持較多的樹脂量，提高“樹脂／玻璃”之比值（R/G比），抑低板材的 εr。 外層蝕刻----削薄面銅，逼薄線厚，從選購設備上控制蝕刻因子，並減少線 邊之殘足與銅碎銅渣。 吸水----完工的多層板要儘量避免吸水，因水的εr為75，對Zo會帶來很 大的下降與不穩的效果。 綠漆----裸銅微條線其表面所接觸的是εr為1的空氣，故所測Zo值較高。 但綠漆後測的Zo值將出現1~3Ω的降低，其原因是綠漆的εr約在4.0左右， 比空氣高出頗多所致。
品質政策:技朮持續創新
品質精益求精 交期及時准確 服務專業誠信
防焊
５０ ４８ ４６ ４４
Characteristic Impedance (ohm)
厚度 與阻 抗關 系
４２
４０ ０ ５ １０ １５ ２０ ２５ ３０
Solder Mask Thickness (mils)
上圖板面的綠漆會使訊號線的特性阻抗值降低約1~3Ω，理論上說綠漆厚度不 宜太厚，事實上影響並不是很大。