第5章 TMS320C54x的引脚功能、流水线结构和外部总线结构
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IAQ ： 指 令 获 取 信 号 。
2 ． 初 始 化 、 中 断 和 复 位 信 号
INT 0 INT 3 ～ ： 外 部 可 屏 蔽 中 断 请 求 信 号 。 IA CK ： 中 断 响 应 信 号 。
NMI ： 非 屏 蔽 中 断 请 求 信 号 。 RS ： 复 位 信 号 。
MC M P / ： 微 处 理 器 / 微 型 计 算 机 方 式 选 择 引 脚 。
1
7
6D
7C
D
V
9
8
7
6
5
4
3
2
1
0
9
8
7
6
D
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
D5 D4 D3 D2 D1 D0 RS X 2 / C L K IN X1 C LKOUT V SS C VD D V SS TM S TC K TR ST TDI TDO E M U 1 /O F F EM U0 TOUT CNT C LKM D3 C LKM D2 C LKM D1
● 存储器映像累加器(AG、AH、AL、BG、BH和BL)。
5.3 外部总线结构
5.3.1 外部总线接口信号 TMS320C54x具有很强的系统接口能力，其总线分 为内部总线和外部总线。 TMS320C54x的内部总线有1条PB，3条CB、DB和 EB 及 4 条 PAB 、 CAB 、 DAB 和 EAB 。片内总线采用流
C
F
F
F
F
V
S
S
5
0
V SS A 10 A 11 A 12 A 13 A 14 A 15 C VD D V SS V SS S VD D R EADY PS DS IS R /W M STR B IO S T R B M SC XF HOLDA IA Q HOLD B IO M P /M C
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
第5章 TMS320C54x的引脚功能、流水线 结构和外部总线结构
5.1 TMS320C54x的引脚和信号说明 5.2 流水线结构 5.3 外部总线结构
5.1 TMS320C54x的引脚和信号说明
TMS320C54x DSP 基本上都采用超薄的塑料或陶 瓷四方扁平封装(TQFP)，也有其他封装形式。图5-1所 示 是 TMS320C541 的 引 脚 图 。 本 节 重 点 描 述 TMS320C541芯片的引脚功能。
5.2 流 水 线 结 构
1．流水线概述 指令流水线包括执行指令时发生的一系列总线操 作。TMS320C54x的流水线有 6 个独立的阶段：程序预 取指、取指、指令译码、寻址、读和执行指令。由于 这6个阶段是独立的，因此这些操作有可能重叠。在任
意给定的周期里，可能有 1～ 6条不同的指令是激活的，
信号。
CLKMD1～CLKMD3：3个外部/内部时钟工作方式 输入信号，可以预置DSP的时钟比。 X2/CLKIN、X1：晶振到内部振荡器的输入引脚、 内部振荡器到外部晶振的输出引脚。
5．主机接口(HPI)信号(TMS320C542/545/548等具有)
HD0～HD7：HPI双向并行数据总线。 HCNTL0、HCNTL1：HPI控制信号。 HBIL：HPI字节确认输入。
9
0
I 4
0 5
1 6
2 7
3 8
9
Βιβλιοθήκη Baidu
2
K 2
K 2
D 0R 3
D 1R 3
L 0 K 3
L 1 K 3
3
V 3
3
4
C 4
M4
T 4
T 4
T 4
T 4
V 4
D
D
S
S
S
D
S 0
S 1
S
L 0
L 1
S
S
S
V
S
I N
I N
I N
I N
D
D
V
V
V
D
I A
D
D
D
C
N
C
C
C
图5-1 TMS320C541的引脚图
C
图5-3 6条指令的流水线的操作
2．双寻址存储器和流水线 TMS320C54x片内的双寻址存储器(DARAM)分成若干
独立的存储器块，允许CPU在单个周期内对其访问两次。
下列情况下访问DARAM不会带来时序上的冲突： ● 在单周期内允许同时访问DARAM的不同块。
● 当流水线中的一条指令访问某一存储器块时，允
H P I E N A ： H P I 模 块 选 择 信 号 。
6．串口信号 CLKR0、CLKR1：接收时钟。 CLKX0、CLKX1：发送时钟。 DR0、DR1：串行口数据接收端。 DX0、DX1：串行口数据发送端。
FSR0、FSR1：用于接收输入的帧同步脉冲。
FSX0、FSX1：用于发送的帧同步脉冲。 7．电源信号 CVDD 、 DVDD 、 VSS ： CPU 内核电源电压、 I/O 引脚的 电源电压和器件地。
1 ． 地 址 、 数 据 总 线 及 其 控 制 信 号
A 1 5 ～ A 0 ： 1 6 位 地 址 总 线 ， 用 于 对 片 外 数 据 、 程 序 存 储 器 及 I / O 寻 址 。 D 1 5 ～ D 0 ： 1 6 位 数 据 总 线 。 在 C P U 内 核 、 片 外 数 据 、 程 序 存 储 器 或 I / O 器 件 之 间 传 送 数 据 。 DS PS IS 、 、 ： 数 据 、 程 序 和 I / O 空 间 选 择 信 号 。 MSTRB IOSTRB 、 ： 外 部 存 储 器 、 I / O 空 间 选 通 信 号 。 W R E A D Y 、 R / ： 数 据 准 备 好 及 读 写 信 号 。 HOLD HOLDA 、 ： 保 持 输 入 信 号 、 保 持 响 应 信 号 。 MSC ： 微 状 态 完 成 信 号 。
3．单寻址存储器和流水线 TMS320C54x片内有两种形式的单寻址存储器： ● 单寻址读/写存储器(SARAM)。 ● 单寻址只读存储器(ROM或DROM)。
4．流水线延时 TMS320C54x 流水线允许 CPU 多条指令同时访问 CPU 资源 。 由 于 CPU 的资源是有限的，因此当一个 CPU 资源同时被一个以上流水线级访问时，就会发生 冲突。有些冲突可以由 CPU 通过延迟寻址的方法自动
许流水线中处于同一级的另一条指令访问另一个存储器块。 ● 允许处于流水线不同级上的两条指令同时访问同一 个存储器块。
表5-1 访问DARAM块
操作类型 利用PAB/PB取指
访问时间 前半周期
利用DAB/DB读取第一个数据 利用CAB/CB读取第二个数据
利用EAB/EB写数据
前半周期 后半周期
后半周期
水 线 结 构 ， 可 以 允 许 CPU 同 时 寻 址 这 些 总 线 。
TMS320C54x DSP在片内可实现一个周期内6次操作。
TMS320C54x 的外部总线由数据总线 (D0 ～ D15) 、 地址总线(A0～ A15)和控制总线(11条)组成(参见5.1节)。
其中，TMS320C548、TMS320C549具有23条地址总线。
图5-2 6级流水线的操作
图5-2 6级流水线的操作 这6级流水线的功能如下： 预取指 (Prefetch) ：将所要取指的地址放在程序地 址总线(PAB)上。 取指(Fetch)：从程序总线(PB)上取指令字，并装入
指令寄存器(IR)。
译码(Decode)：对IR中的内容译码，产生执行指令 所需要的一系列控制信号。
C N T ： I / O 电 平 选 择 引 脚 。
3 ． 多 处 理 信 号
BI O ： 控 制 分 支 转 移 的 输 入 信 号 。
X F ： 外 部 标 志 输 出 端 ( 软 件 可 控 信 号 ) ， 可 用 于 指 示 D S P 状 态 和 同 其 他 C P U 握 手 。
4．振荡器及定时信号 CLKOUT、TOUT：主时钟输出信号、定时器输出
作数。 执行(Execute)：从数据总线(EB)上写数据。 6条单字、单周期指令的流水线操作如图5-3所示。
指令周期 1 0 0 1 0 1 1 0 2 1 0 3 1 0 4 1 0 5 1 0 6 1 0 7 1 0 8 1 0 9 1 1 0 L D A D D S T L S U B M PY S T L 完整的流水线 P1 F 1 P2 D 1 F 2 P3 A 1 D 2 F 3 P4 R 1 A 2 D 3 F 4 P5 X 1 R 2 A 3 D 4 F 5 P6 X 2 R 3 A 4 D 5 F 6 X 3 R 4 A 5 D 6 X 4 R 5 A 6 X 5 R 6 X 6
5
4
3
2
1
D
0
V
D
V
1
1
1
1
1
S
D
S
1
S
0 0 A
9A
8A
7A
6A
5A
4A
3A
2A
1A
0D
9V
8V
S
D
6D
5A
4D
3D
2D
1D
0D
9D
8D
7D 7
9
9
9
9
9
9
9
9
9
9
8
8
8
8
8
8
8
8
8
8
7
7
X 70 3
X 81 3
X 3
X 4
R 7
R 8
R 9 2
R 0 3
X4 0 1
X4 1 2
K 3
6
1
2
5
6
外部总线对外部存储器的访问最快只能达到每周期进 行一次寻址。下面介绍控制信号的功能。
5.3.2 外部总线控制性能
1．等待状态发生器 当希望TMS320C54x与外部慢速器件相互接口时， 必须要有等待状态。在CPU读 /写外部存储器或端口时， 通过增加等待状态，可以加长 CPU 等待响应的时间。
具体地说，对每个等待状态， CPU 等待一个附加的周
每一条指令都处于不同的阶段。图5-2说明了对于单字、 单周期指令，在没有等待状态情况下6级流水线的操作。
C L K O U T 1 预 取 指 P 取 指 F 译 码 D 寻 址 A 读 R 执 行 X N N － 1 N － 2 N － 3 N － 4 N － 5 N ＋ 1 N N － 1 N － 2 N － 3 N － 4 N ＋ 2 N ＋ 1 N N － 1 N － 2 N － 3 N ＋ 3 N ＋ 2 N ＋ 1 N N － 1 N － 2 N ＋ 4 N ＋ 3 N ＋ 2 N ＋ 1 N N － 1 N ＋ 5 N ＋ 4 N ＋ 3 N ＋ 2 N ＋ 1 N
寻址(Access)：数据地址产生单元(DAGEN)在数据 地址总线 (DAB) 上输出读操作数的地址。如果还需要 第二个操作数，则在另一个数据地址总线(CAB)上也装 入适当的地址，同时更新间接寻址方式中的辅助寄存 器和堆栈指针(SP)。
读(Read)：从数据总线(DB)和控制总线(CB)上读操
期(一个CLKOUT周期)。
TMS320C54x有两种可选择的等待状态： ● 软件可编程等待状态发生器。利用它能够产生 0～7个等待状态。 ● READY信号。利用该信号能够由外部控制产 生任何数量的等待状态。
1) 软件可编程等待状态发生器 软件可编程等待状态发生器能够延迟外部总线最 多至 7 个周期与外部存储器或 I/O 设备接口。软件可编 程等待状态发生器不需要任何外部硬件设备。 软件可编程等待状态发生器的工作受到软件等待 状态寄存器(SWWSR)的控制，它是一个16位的存储器 映像寄存器，在数据空间的地址为0028H。 将程序空间和数据空间分成两个 32 K字块，I/O空 间由一个64 K字块组成。这5个字块空间在SWWSR中 都相应地有一个3位字段，用来定义各个空间插入等待 状态的数目。SWWSR的结构如图5-4所示。
消除，但有些冲突是不能防止的，需要由程序重新安
排指令顺序，或者插入NOP(空操作)指令加以解决。 对于下列存储器映像寄存器，如果在流水线中同
时对它们寻址，就有可能发生不能消除的冲突：
● 辅助寄存器(AR0～AR7)； ● 重复块长度寄存器(BK)；
● 堆栈指针(SP)；
● 暂存器(T)； ● 处理器工作方式状态寄存器(PMST)； ● 状态寄存器(ST0和ST1)； ● 块重复计数器(BRC)；
8．IEEE 1149.1测试引脚
T C K ： 测 试 时 钟 。 T M S ： 测 试 方 式 选 择 端 。 TRST ： 测 试 复 位 信 号 。
T D I 、 T D O ： 测 试 数 据 输 入 / 输 出 端 。 OFF E M U 0 、 E M U 1 / ： 仿 真 器 中 断 0 引 脚 、 仿 真 器 中 断 1 引 脚 / 关 断 所 有 的 输 出 端 。
HCS ： H P I 片 选 信 号 。
HDS 1 HDS 2 HAS 、 、 ： H P I 数 据 选 通 信 号 、 地 址 选 通 信 号 。 W H R / 、 H R D Y ： H P I 读 / 写 信 号 、 H P I 准 备 好 信 号 。 HINT ： H P I 中 断 输 出 信 号 。
2 ． 初 始 化 、 中 断 和 复 位 信 号
INT 0 INT 3 ～ ： 外 部 可 屏 蔽 中 断 请 求 信 号 。 IA CK ： 中 断 响 应 信 号 。
NMI ： 非 屏 蔽 中 断 请 求 信 号 。 RS ： 复 位 信 号 。
MC M P / ： 微 处 理 器 / 微 型 计 算 机 方 式 选 择 引 脚 。
1
7
6D
7C
D
V
9
8
7
6
5
4
3
2
1
0
9
8
7
6
D
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
D5 D4 D3 D2 D1 D0 RS X 2 / C L K IN X1 C LKOUT V SS C VD D V SS TM S TC K TR ST TDI TDO E M U 1 /O F F EM U0 TOUT CNT C LKM D3 C LKM D2 C LKM D1
● 存储器映像累加器(AG、AH、AL、BG、BH和BL)。
5.3 外部总线结构
5.3.1 外部总线接口信号 TMS320C54x具有很强的系统接口能力，其总线分 为内部总线和外部总线。 TMS320C54x的内部总线有1条PB，3条CB、DB和 EB 及 4 条 PAB 、 CAB 、 DAB 和 EAB 。片内总线采用流
C
F
F
F
F
V
S
S
5
0
V SS A 10 A 11 A 12 A 13 A 14 A 15 C VD D V SS V SS S VD D R EADY PS DS IS R /W M STR B IO S T R B M SC XF HOLDA IA Q HOLD B IO M P /M C
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
第5章 TMS320C54x的引脚功能、流水线 结构和外部总线结构
5.1 TMS320C54x的引脚和信号说明 5.2 流水线结构 5.3 外部总线结构
5.1 TMS320C54x的引脚和信号说明
TMS320C54x DSP 基本上都采用超薄的塑料或陶 瓷四方扁平封装(TQFP)，也有其他封装形式。图5-1所 示 是 TMS320C541 的 引 脚 图 。 本 节 重 点 描 述 TMS320C541芯片的引脚功能。
5.2 流 水 线 结 构
1．流水线概述 指令流水线包括执行指令时发生的一系列总线操 作。TMS320C54x的流水线有 6 个独立的阶段：程序预 取指、取指、指令译码、寻址、读和执行指令。由于 这6个阶段是独立的，因此这些操作有可能重叠。在任
意给定的周期里，可能有 1～ 6条不同的指令是激活的，
信号。
CLKMD1～CLKMD3：3个外部/内部时钟工作方式 输入信号，可以预置DSP的时钟比。 X2/CLKIN、X1：晶振到内部振荡器的输入引脚、 内部振荡器到外部晶振的输出引脚。
5．主机接口(HPI)信号(TMS320C542/545/548等具有)
HD0～HD7：HPI双向并行数据总线。 HCNTL0、HCNTL1：HPI控制信号。 HBIL：HPI字节确认输入。
9
0
I 4
0 5
1 6
2 7
3 8
9
Βιβλιοθήκη Baidu
2
K 2
K 2
D 0R 3
D 1R 3
L 0 K 3
L 1 K 3
3
V 3
3
4
C 4
M4
T 4
T 4
T 4
T 4
V 4
D
D
S
S
S
D
S 0
S 1
S
L 0
L 1
S
S
S
V
S
I N
I N
I N
I N
D
D
V
V
V
D
I A
D
D
D
C
N
C
C
C
图5-1 TMS320C541的引脚图
C
图5-3 6条指令的流水线的操作
2．双寻址存储器和流水线 TMS320C54x片内的双寻址存储器(DARAM)分成若干
独立的存储器块，允许CPU在单个周期内对其访问两次。
下列情况下访问DARAM不会带来时序上的冲突： ● 在单周期内允许同时访问DARAM的不同块。
● 当流水线中的一条指令访问某一存储器块时，允
H P I E N A ： H P I 模 块 选 择 信 号 。
6．串口信号 CLKR0、CLKR1：接收时钟。 CLKX0、CLKX1：发送时钟。 DR0、DR1：串行口数据接收端。 DX0、DX1：串行口数据发送端。
FSR0、FSR1：用于接收输入的帧同步脉冲。
FSX0、FSX1：用于发送的帧同步脉冲。 7．电源信号 CVDD 、 DVDD 、 VSS ： CPU 内核电源电压、 I/O 引脚的 电源电压和器件地。
1 ． 地 址 、 数 据 总 线 及 其 控 制 信 号
A 1 5 ～ A 0 ： 1 6 位 地 址 总 线 ， 用 于 对 片 外 数 据 、 程 序 存 储 器 及 I / O 寻 址 。 D 1 5 ～ D 0 ： 1 6 位 数 据 总 线 。 在 C P U 内 核 、 片 外 数 据 、 程 序 存 储 器 或 I / O 器 件 之 间 传 送 数 据 。 DS PS IS 、 、 ： 数 据 、 程 序 和 I / O 空 间 选 择 信 号 。 MSTRB IOSTRB 、 ： 外 部 存 储 器 、 I / O 空 间 选 通 信 号 。 W R E A D Y 、 R / ： 数 据 准 备 好 及 读 写 信 号 。 HOLD HOLDA 、 ： 保 持 输 入 信 号 、 保 持 响 应 信 号 。 MSC ： 微 状 态 完 成 信 号 。
3．单寻址存储器和流水线 TMS320C54x片内有两种形式的单寻址存储器： ● 单寻址读/写存储器(SARAM)。 ● 单寻址只读存储器(ROM或DROM)。
4．流水线延时 TMS320C54x 流水线允许 CPU 多条指令同时访问 CPU 资源 。 由 于 CPU 的资源是有限的，因此当一个 CPU 资源同时被一个以上流水线级访问时，就会发生 冲突。有些冲突可以由 CPU 通过延迟寻址的方法自动
许流水线中处于同一级的另一条指令访问另一个存储器块。 ● 允许处于流水线不同级上的两条指令同时访问同一 个存储器块。
表5-1 访问DARAM块
操作类型 利用PAB/PB取指
访问时间 前半周期
利用DAB/DB读取第一个数据 利用CAB/CB读取第二个数据
利用EAB/EB写数据
前半周期 后半周期
后半周期
水 线 结 构 ， 可 以 允 许 CPU 同 时 寻 址 这 些 总 线 。
TMS320C54x DSP在片内可实现一个周期内6次操作。
TMS320C54x 的外部总线由数据总线 (D0 ～ D15) 、 地址总线(A0～ A15)和控制总线(11条)组成(参见5.1节)。
其中，TMS320C548、TMS320C549具有23条地址总线。
图5-2 6级流水线的操作
图5-2 6级流水线的操作 这6级流水线的功能如下： 预取指 (Prefetch) ：将所要取指的地址放在程序地 址总线(PAB)上。 取指(Fetch)：从程序总线(PB)上取指令字，并装入
指令寄存器(IR)。
译码(Decode)：对IR中的内容译码，产生执行指令 所需要的一系列控制信号。
C N T ： I / O 电 平 选 择 引 脚 。
3 ． 多 处 理 信 号
BI O ： 控 制 分 支 转 移 的 输 入 信 号 。
X F ： 外 部 标 志 输 出 端 ( 软 件 可 控 信 号 ) ， 可 用 于 指 示 D S P 状 态 和 同 其 他 C P U 握 手 。
4．振荡器及定时信号 CLKOUT、TOUT：主时钟输出信号、定时器输出
作数。 执行(Execute)：从数据总线(EB)上写数据。 6条单字、单周期指令的流水线操作如图5-3所示。
指令周期 1 0 0 1 0 1 1 0 2 1 0 3 1 0 4 1 0 5 1 0 6 1 0 7 1 0 8 1 0 9 1 1 0 L D A D D S T L S U B M PY S T L 完整的流水线 P1 F 1 P2 D 1 F 2 P3 A 1 D 2 F 3 P4 R 1 A 2 D 3 F 4 P5 X 1 R 2 A 3 D 4 F 5 P6 X 2 R 3 A 4 D 5 F 6 X 3 R 4 A 5 D 6 X 4 R 5 A 6 X 5 R 6 X 6
5
4
3
2
1
D
0
V
D
V
1
1
1
1
1
S
D
S
1
S
0 0 A
9A
8A
7A
6A
5A
4A
3A
2A
1A
0D
9V
8V
S
D
6D
5A
4D
3D
2D
1D
0D
9D
8D
7D 7
9
9
9
9
9
9
9
9
9
9
8
8
8
8
8
8
8
8
8
8
7
7
X 70 3
X 81 3
X 3
X 4
R 7
R 8
R 9 2
R 0 3
X4 0 1
X4 1 2
K 3
6
1
2
5
6
外部总线对外部存储器的访问最快只能达到每周期进 行一次寻址。下面介绍控制信号的功能。
5.3.2 外部总线控制性能
1．等待状态发生器 当希望TMS320C54x与外部慢速器件相互接口时， 必须要有等待状态。在CPU读 /写外部存储器或端口时， 通过增加等待状态，可以加长 CPU 等待响应的时间。
具体地说，对每个等待状态， CPU 等待一个附加的周
每一条指令都处于不同的阶段。图5-2说明了对于单字、 单周期指令，在没有等待状态情况下6级流水线的操作。
C L K O U T 1 预 取 指 P 取 指 F 译 码 D 寻 址 A 读 R 执 行 X N N － 1 N － 2 N － 3 N － 4 N － 5 N ＋ 1 N N － 1 N － 2 N － 3 N － 4 N ＋ 2 N ＋ 1 N N － 1 N － 2 N － 3 N ＋ 3 N ＋ 2 N ＋ 1 N N － 1 N － 2 N ＋ 4 N ＋ 3 N ＋ 2 N ＋ 1 N N － 1 N ＋ 5 N ＋ 4 N ＋ 3 N ＋ 2 N ＋ 1 N
寻址(Access)：数据地址产生单元(DAGEN)在数据 地址总线 (DAB) 上输出读操作数的地址。如果还需要 第二个操作数，则在另一个数据地址总线(CAB)上也装 入适当的地址，同时更新间接寻址方式中的辅助寄存 器和堆栈指针(SP)。
读(Read)：从数据总线(DB)和控制总线(CB)上读操
期(一个CLKOUT周期)。
TMS320C54x有两种可选择的等待状态： ● 软件可编程等待状态发生器。利用它能够产生 0～7个等待状态。 ● READY信号。利用该信号能够由外部控制产 生任何数量的等待状态。
1) 软件可编程等待状态发生器 软件可编程等待状态发生器能够延迟外部总线最 多至 7 个周期与外部存储器或 I/O 设备接口。软件可编 程等待状态发生器不需要任何外部硬件设备。 软件可编程等待状态发生器的工作受到软件等待 状态寄存器(SWWSR)的控制，它是一个16位的存储器 映像寄存器，在数据空间的地址为0028H。 将程序空间和数据空间分成两个 32 K字块，I/O空 间由一个64 K字块组成。这5个字块空间在SWWSR中 都相应地有一个3位字段，用来定义各个空间插入等待 状态的数目。SWWSR的结构如图5-4所示。
消除，但有些冲突是不能防止的，需要由程序重新安
排指令顺序，或者插入NOP(空操作)指令加以解决。 对于下列存储器映像寄存器，如果在流水线中同
时对它们寻址，就有可能发生不能消除的冲突：
● 辅助寄存器(AR0～AR7)； ● 重复块长度寄存器(BK)；
● 堆栈指针(SP)；
● 暂存器(T)； ● 处理器工作方式状态寄存器(PMST)； ● 状态寄存器(ST0和ST1)； ● 块重复计数器(BRC)；
8．IEEE 1149.1测试引脚
T C K ： 测 试 时 钟 。 T M S ： 测 试 方 式 选 择 端 。 TRST ： 测 试 复 位 信 号 。
T D I 、 T D O ： 测 试 数 据 输 入 / 输 出 端 。 OFF E M U 0 、 E M U 1 / ： 仿 真 器 中 断 0 引 脚 、 仿 真 器 中 断 1 引 脚 / 关 断 所 有 的 输 出 端 。
HCS ： H P I 片 选 信 号 。
HDS 1 HDS 2 HAS 、 、 ： H P I 数 据 选 通 信 号 、 地 址 选 通 信 号 。 W H R / 、 H R D Y ： H P I 读 / 写 信 号 、 H P I 准 备 好 信 号 。 HINT ： H P I 中 断 输 出 信 号 。