Laker全定制IC设计平台

全定制版图设计发展历程及趋势
Schematic-Driven
Design-Driven
Design-driven
Polygon-pushing Rule-Driven
Schematic-driven Rule-driven
Polygon editing Viewing
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
Calibre® HerculesTM AssuraTM Quartz™ 3rd-party Verification
Rule-Driven
Magic Cell Magic Cell
图形识别
DRC/LVS DRC/LVS
网表追踪 网表追踪 短路提示 短路提示
Layout Verification
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
全定制版图设计工具
节省一半的版图设计时间
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
交互式 交互式 信号分析器 信号分析器
Hspice ® Eldo ® ADiT ® Smartspice ® Spectre ®
…..
•电路驱动版图 •Cross probe • RC 反标
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
Magic Cell – 灵活修改并保证DRC正确
高度自动化的同时可进行灵活的手动操作
stretch up this OD
支持深亚微米工艺 Fat Metal
Stretch down this edge
Stretch left
Auto Fit DSM Rule
特点: 手动更改后仍可保持DRC的正确性
原理图设计工具
ADP
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
Laker ADP平台解决方案
AMS
In
Composer
(EDIF 200)
原 理 图
Confidential, Duplication, trademarks the property of theirrequires advanced written authorization All reuse or transfer of ownership respective Companies
产品
Novas 系列 – SoC验证增强解决方案 Laker 系列 - 全定制IC设计平台
◎
·
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
领先的全定制设计解决方案 ADP
电路图 & 电路图 & 符号 编辑 符号 编辑
约束条件提取 约束条件提取 & 编辑 & 编辑
原理图 原理图 生成器 生成器
第三方 仿真器
In
Viewdraw
(EDIF 200)
In
CDL/ Spice In
仿 真 控 制
仿真控制平台 仿真控制平台
仿真器接口 仿真器接口
波 形 显 示
混合信号 混合信号 波形浏览器 波形浏览器
Magic Cell – 器件高速路
内置标准单元库 高级器件操作
M erge Gate
Before Before
After Split Gate
Support stack via
Easy reshape & chop
Before Before Insert Gate
After
Inter-digitized resistors and capacitors
Equivalent Node
HSpice, Spectre, Eldo, HSIM, etc…. HSpice, Spectre, Eldo, HSIM, etc….
rd-party 33rd-partysimulators simulators
Calibre, Hercules, Assura, etc…. Calibre, Hercules, Assura, etc….
在代工厂网站下载经过验证的Laker工艺文件，从0.5微米到65纳米的逻辑、 模拟、混合信号、RF、存储等IC设计工艺都可支持。 支持深亚微米（DFM）设计规则
百度文库
65 nm 150 180 nm nm
90 nm
250 nm
130 nm
0.35 um 0.5 um
65 nm 150 180 nm nm
90 nm 250 num
Dummy gate
Before Before Subduce Gate
After
Add dummy gates to transistor automatically
Before Before
After
特点: 比手工创建器件快5－10倍！
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
Integrated
Device Generation
Simulation Console
LakerWave
Rule Driven Editing
Layout Verification Net Tracer Short Locator Verification Explorer Interactive DRC/LVS
SPICE/CDL netlist SPICE/CDL netlist
rd-party 33rd-partyschematics schematics (EDIF) (EDIF)
SDL
L3
TSMC, UMC, Chartered, SMIC, etc…. TSMC, UMC, Chartered, SMIC, etc….
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
主要特点
基于原理图编辑的完整系统, 并与仿真控制和波形分析完美结合 内置智能的原理图生成器通过CDL/Spice网表实现原理图最佳显示效 果。 自动分析提取约束条件服务于Laker的版图编辑工具中设计驱动下版 图自动生成功能。 全面的编辑和强大的侦错性能极大的缩短了设计和侦错的时间。
130 nm 0.35 um
0.5 um
Logic
Mixed-Signal
Analog RF Memory
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
全定制主要设计形式的流程
Design-Driven
自动布局 自动布局 约束条件抽取及编辑 约束条件抽取及编辑 自动布线 自动布线
Schematic-Driven
导入原理图 导入原理图 版图编辑器 版图编辑器 仿真控制
ADP ADP
3rd-party 3rd-party Schematic-entry Schematic-entry
Foundry program techfiles Foundry program techfiles
Schematic Editor Controllable Automation Hierarchical Manipulator Stick Diagram Pattern Recognition Transistor Placer Built-In Routers Auto DRC Correction
良好的兼容性
Spectre Composer Dracula/Assura Open Access HSpice Hercules StarRCXT Milkyway
Connections
In-synch and Map-in Member
Open Door Member
ViewDraw Eldo Calibre
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
通过棒状图编译器进行预布局
晶体管放置 • 晶体管预布局 • 大晶体管的折叠 高级操作 • 交换, 分离, 合并相同的结点 • 自动产生优化结果 连线轨迹预估 • 基于当前的布局显示对应的连线轨迹 版图预览
EDIF EDIF
Spice/CDL Spice/CDL netist netist
波形显示器 波形显示器 晶体管放置 晶体管放置
棒状图 棒状图
Layout Planning
制程工艺驱动下的编辑 制程工艺驱动下的编辑
自动 DRC 修正 自动 DRC 修正 网表读取 网表读取 物理验证 物理验证 管理器 管理器
Laker全定制IC设计平台
公司概况
简要
公司成立: 1996年2月 1999首次公开募股, 2001年正式上市 研发营销总部: 美国 主营业务: 开发和销售 EDA 软件 雇员: 超过400人 ( 77%以上为硕士和博士)
创立背景
IC设计朝SoC方向发展 IC & EDA 设计移向亚洲
使命
提高SoC设计者的效率 EDA行业里的开拓者
IntelliScheme: 创建可读的电路图
EDIF Laker-AMS (ECS) Verilog CDL/SPICE netlist
.subckt opamp out in+ inM1 10 2 agnd agnd n W=1.2u L=1.2u M2 2 2 agnd agnd n W=1.2u L=1.2u Rcs1 9 aVdd 100k Vref1 3 10 DC 0v Vref2 9 2 DC 0v M3 4 in+ 3 3 n W=1.2u L=1.2u M4 5 in- 3 3 n W=1.2u L=1.2u M5 4 4 aVdd aVdd p W=2.4u L=1.2u M6 5 4 aVdd aVdd p W=2.4u L=1.2u M7 out 12 agnd agnd n W=1.2u L=1.2u M8 12 12 agnd agnd n W=1.2u L=1.2u M9 out 5 aVdd aVdd p W=4.8u L=1.2u Rcs2 12 aVdd 50k .ends opamp
rd-party 33rd-partyverification verification
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization
代工厂广泛深入的支持
Laker ADP 视窗
电路图 界面
DC node voltage Annotation
仿真控制 窗口
DC OP Value Annotation
Linear Region
CutOff Region
代码 浏览器
波形 分析器
Confidential, Duplication, reuse or transfer of ownership requires advanced written authorization