EDA技术与Verilog设计王金明版第1章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SoC设计提供了物理基础。
习
题
1-1 现代EDA技术的特点有哪些？ 1-2 什么是Top-down设计方式？ 1-3 数字系统的实现方式有哪些？各有什么优缺点？ 1-4 什么是IP复用技术？IP核对EDA技术的应用和发展有
什么意义？ 1-5 用硬件描述语言设计数字电路有什么优势？ 1-6 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？ 1-7 什么是综合？常用的综合工具有哪些？ 1-8 功能仿真与时序仿真有什么区别？
1.3 EDA设计的流程
数 字 系 统 实 现 两 类 器 件
1.可编程逻辑器件
——半定制，己具有各种逻辑资源，编程连接，可 反复修改、反复编程。
2.专用集成电路
——全定制，在物理版图级实现，最高速度、最 低功耗、最省面积。成本高，周期长。
1.3 EDA设计的流程
设计输入（Design Entry）
1.原理图输入(Schematic diagrams )
图形化表示形式，使用元件符号和连线描述设计， 适合描述连接关系和接口关系，而描述逻辑功能则比 较繁琐。
特点：直观、但可重复性、可移植性较差。
设计输入（Design Entry）
2、硬件描述语言 (HDL文本输入) （1）ABEL-HDL：支持各种不同输入方式的HDL，使用面
Top-down的设计 须经过“设计—验 证—修改设计—再 验证”的过程，不 断反复，直到结果 能够实现所要求的 功能，并在速度、 功耗、价格和可靠 性方面实现较为合 理的平衡。
Top-down设计
IP(Intellectual Property)核
IP（Intellectual Property）：原来的含义是指 知识产权、著作权，在IC设计领域指实现某 种功能的设计。 IP核（IP模块）：指功能完整，性能指标可 靠，已验证的、可重用的电路功能模块。 IP复用（IP reuse）:允许在芯片设计过程中复 用已经经过验证的高性能的IP核，从而提高 了设计效率、缩短设计周期。
第1章 EБайду номын сангаасA技术概述
1.1 EDA技术及其发展 1.2 Top-down设计与IP核设计 1.3 EDA设计的流程 1.4 常用的EDA软件工具 1.5 EDA技术的发展趋势
EDA技术及其发展
广义：是指以计算机和微电子技术为先导， 汇集了计算
机图形学、数据库管理、图论和拓扑逻辑、编译原理、 微 电子工艺和计算数学等多种计算机应用学科最新成果的先 进技术。
HDL语言描述的电路功能转化为具体电路结构网表的工具
软件编译器和硬件综合器区别
C、ASM... 程序 软件程序编译器
COMPILER
（a）软件语言设计目标流程 硬件描述语言 综合器
CPU指令/数据代码： 010010 100010 1100
VHDL/VERILOG. 程序
SYNTHESIZER 为ASIC设计提供的 电路网表文件
3．开放性和标准化 可以接纳其他厂商的EDA工具一起进行设计工 作，可以实现各种EDA工具间的优化组合，并 集成在一个容易管理的统一环境下，实现资 源共享，有效提高设计者工作效率，有利于 大规模、有组织的设计开发工作。
现代EDA技术的特征
4．高层综合与优化
目前EDA工具最高值能接受行为级或寄存器传 输级描述的HDL文件进行逻辑综合，并进行逻 辑优化。为了能更好地支持自顶向下的设计 方法，EDA工具需要再更高的层级进行综合和 优化，这样可进一步缩短设计周期，提高设 计效率。
EDA技术的应用范畴
EDA技术的新发展
在FPGA上实现DSP应用
嵌入式处理器软核的成熟 自主知识产权 电子技术领域全方位融入EDA技术 电子领域各学科的界限更加模糊、互为包容 更大规模的FPGA和CPLD器件不断推出 IP核的广泛应用 SoC高效低成本设计技术的成熟
现代EDA技术的特征
综合（Synthesis）
将较高层次的设计描述自动转化为较低层次描述的过程
◆行为综合：从算法表示、行为描述转换到寄存器传输级（RTL） ◆逻辑综合：RTL级描述转换到逻辑门级（包括触发器） ◆版图综合或结构综合：从逻辑门表示转换到版图表示，或转换 到PLD器件的配置网表表示
综合器是能够自动实现上述转换的软件工具，是能将原理图或
部开发。较难，不是很直观，需要有Ada编程基础
Verilog HDL（Verilog Hardware Description Language）：1995年成为标准，是一个公司的私有财产转
化而来，有更强的生命力。非常容易掌握，只要有C语言的编程 基础，通过比较短的时间，经过一些实际的操作，可以在2～3个 月内掌握这种设计技术。 目前在美国，高层次数字系统设计领域中，应用Verilog和 VHDL的比率是80％和20％；日本和台湾和美国差不多；而在欧 洲VHDL发展的比较好。在中国很多集成电路设计公司都采用 Verilog，但VHDL也有一定的市场。
1）计算机辅助设计CAD 70年代，EDA工具供应商只有几家，产品几乎全面向LSI和PCB布线设 计，这一阶段，人们开始利用计算机取代手工劳动，辅助进行集成电路 板图编辑、PCB布局布线等工作，这个时期的EDA一般称为电路CAD( 计算机辅助设计）。 2）计算机辅助工程设计CAE 80年代，带有电路图编辑工具和逻辑工具的EDA软件，以数字电路分析 工具为代表，主要解决电路设计没有完成之前的功能检验问题。 3)电子设计自动化EDA 90年代至今使用第三代EDA软件，能够在系统级、电路级及寄存器传输 描述RTL及门级进行设计描述、综合和仿真。
按功能分EDA软件可分为以下几类： 集成的CPLD/FPGA开发工具 逻辑综合工具 仿真工具 其他设计工具
集成的CPLD/FPGA开发工具
由CPLD/FPGA芯片生产厂家提供的
逻辑综合工具（Synthesis Tools）
将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图描述，进行编译、 优化和转换，最终获得门级电路甚至更底层电路描述网表文件的过程。
下载称为编程（Program），将基于SRAM工艺结构
的PLD器件的下载称为配置（Configure）。
两种常用的编程方式： 在系统编程（In-System Programmable， ISP） 专用的编程器编程
Lattice是ISP（在线可编程）技术的发明者(据 说Lattice公司最早是由华人创办的），ISP技 术极大的促进了PLD产品的发展。 ISP（In-System Programming）在系统可编程， 指电路板上的空白器件可以编程写入最终用户 代码， 而不需要从电路板上取下器件，已经编 程的器件也可以用ISP方式擦除或再编程。ISP 技术是未来发展方向。
EDA（Electronic Design Automation） 就是以计算机为工作平台，以EDA软件工具为开 发环境，以PLD器件或者ASIC专用集成电路为目 标器件设计实现电路系统的一种技术。
1.1 EDA技术及其发展
EDA（Electronic Design Automation）技术的发展阶段：
宽，使用灵活、适合初学者，提供ABEL-HDL综合器的EDA公司只 有一家Data I/O 。
（2）AHDL：Altera公司开发设计的，配合Altera Max Plus
II设计软件使用的。
（3）VHDL （4）Verilog HDL
IEEE标准
VHDL or Verilog
VHDL(Very High Speed Integerated Hardware Description Language) ：1987年成为标准，美国国防
仿真工具（simulation tools）
1.5 EDA技术的发展趋势
超大规模集成电路的集成度和工艺水平不断
提高。
市场对系统的集成度不断提出更高的要求。 高性能的EDA工具，其自动化和智能化程度不
断提高，为嵌入式系统设计提供了功能强大的开
发环境。
计算机硬件平台性能大幅度提高，为复杂的
IP核与SOC设计
软IP--用VHDL等硬件描述语言描述的功能块，但 是并不涉及用什么具体电路元件实现这些功能。 固IP--完成了综合的功能块，通常以网表的形式 提交给用户。 硬IP--供设计的最终阶段产品：掩膜。
SOC： SYSTEM ON a CHIP
基于IP复用优点：节省时间、缩短开发周期、避 免重复劳动。 基于IP复用缺点：IP版权保护、IP保密、IP件的 集成。
EDA技术与Verilog设计
微电子技术系 王俊博 cynthia1224@163.com
EDA技术与 Verilog设计
参考书：Verilog数字系统设计教程 夏宇闻 编著 北京航空航天大学出版社
EDA技术相关网址 http://www.fpga.com.cn/ http://www.altera.com.cn/
1.2 Top-down设计与IP核设计
传统的设计方法：自下而上（ Bottom-up）的 设计方法。
系统测试与性能分析 完整系统构成 电路板设计 固定功能元件
1.2 Top-down设计与IP核设计
Bottom-up设计，即自底向上的设计，由设 计者调用设计库中的元件(如各种门电路、加法 器、计数器等) ，设计组合出满足自己需要的 系统 缺点：1、设计依赖于手工和经验 2、设计依赖于现有的元器件 3、设计后期的仿真和调试 4、自下而上设计思想的局限性 5、设计实现周期长，灵活性差，耗 时耗力，效率低下。
（b）硬件语言设计目标流程
硬件描述语言与软件编程语言（C、PASCAL等）有本质的区别
适 配
适配器也称为结构综合器，它的功能是将由综合
器产生的网表文件配置于指定的目标器件中，并产
生最终的可下载文件
对CPLD器件而言，产生熔丝图文件，即JEDEC
文件；对FPGA器件则产生Bitstream位流数据文件
1.2 Top-down设计与IP核设计
自上而下的（Top-down）的设计思想：
自上而下是指将数字系统的整体逐步分解为各 个子系统和模块，若子系统规模较大，则还需 将子系统进一步分解为更小的子系统和模块， 层层分解，直至整个系统中各个子系统中关系
合理，并便于逻辑电路级的设计和实现为止。
1.2 Top-down设计与IP核设计
仿真（Simulation）
仿真是对所设计电路的功能的验证
功能仿真（Function Simulation）：不考虑信 号时延等因素。 时序仿真（Timing Simulation）
编程（Program）
把适配后生成的编程文件装入到PLD器件中的过程， 或称为下载。
通常将对基于EEPROM工艺的非易失结构PLD器件的
1．硬件描述语言设计输入 2．“自顶向下”设计方法（Top-down） 3．开放性和标准化 4．高层综合与优化
现代EDA技术的特征
1．硬件描述语言设计输入
HDL语言设计优点：
（1）语言标准化，便于设计的复制、交流、保存 和修改。
（2）设计与工艺无关性。
（3）便于组织大规模、模块化设计
现代EDA技术的特征
1.4 常用的EDA软件工具
按公司类别进行分类： 专业EDA软件公司开发的工具/Cadence
Design System/Mentor Graphics/Synopsys和Synplicity四家
PLD器件厂商开发的EDA工具/Altera、Xilinx、
Lattice等。
1.4 常用的EDA软件工具
习
题
1-1 现代EDA技术的特点有哪些？ 1-2 什么是Top-down设计方式？ 1-3 数字系统的实现方式有哪些？各有什么优缺点？ 1-4 什么是IP复用技术？IP核对EDA技术的应用和发展有
什么意义？ 1-5 用硬件描述语言设计数字电路有什么优势？ 1-6 基于FPGA/CPLD的数字系统设计流程包括哪些步骤？ 1-7 什么是综合？常用的综合工具有哪些？ 1-8 功能仿真与时序仿真有什么区别？
1.3 EDA设计的流程
数 字 系 统 实 现 两 类 器 件
1.可编程逻辑器件
——半定制，己具有各种逻辑资源，编程连接，可 反复修改、反复编程。
2.专用集成电路
——全定制，在物理版图级实现，最高速度、最 低功耗、最省面积。成本高，周期长。
1.3 EDA设计的流程
设计输入（Design Entry）
1.原理图输入(Schematic diagrams )
图形化表示形式，使用元件符号和连线描述设计， 适合描述连接关系和接口关系，而描述逻辑功能则比 较繁琐。
特点：直观、但可重复性、可移植性较差。
设计输入（Design Entry）
2、硬件描述语言 (HDL文本输入) （1）ABEL-HDL：支持各种不同输入方式的HDL，使用面
Top-down的设计 须经过“设计—验 证—修改设计—再 验证”的过程，不 断反复，直到结果 能够实现所要求的 功能，并在速度、 功耗、价格和可靠 性方面实现较为合 理的平衡。
Top-down设计
IP(Intellectual Property)核
IP（Intellectual Property）：原来的含义是指 知识产权、著作权，在IC设计领域指实现某 种功能的设计。 IP核（IP模块）：指功能完整，性能指标可 靠，已验证的、可重用的电路功能模块。 IP复用（IP reuse）:允许在芯片设计过程中复 用已经经过验证的高性能的IP核，从而提高 了设计效率、缩短设计周期。
第1章 EБайду номын сангаасA技术概述
1.1 EDA技术及其发展 1.2 Top-down设计与IP核设计 1.3 EDA设计的流程 1.4 常用的EDA软件工具 1.5 EDA技术的发展趋势
EDA技术及其发展
广义：是指以计算机和微电子技术为先导， 汇集了计算
机图形学、数据库管理、图论和拓扑逻辑、编译原理、 微 电子工艺和计算数学等多种计算机应用学科最新成果的先 进技术。
HDL语言描述的电路功能转化为具体电路结构网表的工具
软件编译器和硬件综合器区别
C、ASM... 程序 软件程序编译器
COMPILER
（a）软件语言设计目标流程 硬件描述语言 综合器
CPU指令/数据代码： 010010 100010 1100
VHDL/VERILOG. 程序
SYNTHESIZER 为ASIC设计提供的 电路网表文件
3．开放性和标准化 可以接纳其他厂商的EDA工具一起进行设计工 作，可以实现各种EDA工具间的优化组合，并 集成在一个容易管理的统一环境下，实现资 源共享，有效提高设计者工作效率，有利于 大规模、有组织的设计开发工作。
现代EDA技术的特征
4．高层综合与优化
目前EDA工具最高值能接受行为级或寄存器传 输级描述的HDL文件进行逻辑综合，并进行逻 辑优化。为了能更好地支持自顶向下的设计 方法，EDA工具需要再更高的层级进行综合和 优化，这样可进一步缩短设计周期，提高设 计效率。
EDA技术的应用范畴
EDA技术的新发展
在FPGA上实现DSP应用
嵌入式处理器软核的成熟 自主知识产权 电子技术领域全方位融入EDA技术 电子领域各学科的界限更加模糊、互为包容 更大规模的FPGA和CPLD器件不断推出 IP核的广泛应用 SoC高效低成本设计技术的成熟
现代EDA技术的特征
综合（Synthesis）
将较高层次的设计描述自动转化为较低层次描述的过程
◆行为综合：从算法表示、行为描述转换到寄存器传输级（RTL） ◆逻辑综合：RTL级描述转换到逻辑门级（包括触发器） ◆版图综合或结构综合：从逻辑门表示转换到版图表示，或转换 到PLD器件的配置网表表示
综合器是能够自动实现上述转换的软件工具，是能将原理图或
部开发。较难，不是很直观，需要有Ada编程基础
Verilog HDL（Verilog Hardware Description Language）：1995年成为标准，是一个公司的私有财产转
化而来，有更强的生命力。非常容易掌握，只要有C语言的编程 基础，通过比较短的时间，经过一些实际的操作，可以在2～3个 月内掌握这种设计技术。 目前在美国，高层次数字系统设计领域中，应用Verilog和 VHDL的比率是80％和20％；日本和台湾和美国差不多；而在欧 洲VHDL发展的比较好。在中国很多集成电路设计公司都采用 Verilog，但VHDL也有一定的市场。
1）计算机辅助设计CAD 70年代，EDA工具供应商只有几家，产品几乎全面向LSI和PCB布线设 计，这一阶段，人们开始利用计算机取代手工劳动，辅助进行集成电路 板图编辑、PCB布局布线等工作，这个时期的EDA一般称为电路CAD( 计算机辅助设计）。 2）计算机辅助工程设计CAE 80年代，带有电路图编辑工具和逻辑工具的EDA软件，以数字电路分析 工具为代表，主要解决电路设计没有完成之前的功能检验问题。 3)电子设计自动化EDA 90年代至今使用第三代EDA软件，能够在系统级、电路级及寄存器传输 描述RTL及门级进行设计描述、综合和仿真。
按功能分EDA软件可分为以下几类： 集成的CPLD/FPGA开发工具 逻辑综合工具 仿真工具 其他设计工具
集成的CPLD/FPGA开发工具
由CPLD/FPGA芯片生产厂家提供的
逻辑综合工具（Synthesis Tools）
将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图描述，进行编译、 优化和转换，最终获得门级电路甚至更底层电路描述网表文件的过程。
下载称为编程（Program），将基于SRAM工艺结构
的PLD器件的下载称为配置（Configure）。
两种常用的编程方式： 在系统编程（In-System Programmable， ISP） 专用的编程器编程
Lattice是ISP（在线可编程）技术的发明者(据 说Lattice公司最早是由华人创办的），ISP技 术极大的促进了PLD产品的发展。 ISP（In-System Programming）在系统可编程， 指电路板上的空白器件可以编程写入最终用户 代码， 而不需要从电路板上取下器件，已经编 程的器件也可以用ISP方式擦除或再编程。ISP 技术是未来发展方向。
EDA（Electronic Design Automation） 就是以计算机为工作平台，以EDA软件工具为开 发环境，以PLD器件或者ASIC专用集成电路为目 标器件设计实现电路系统的一种技术。
1.1 EDA技术及其发展
EDA（Electronic Design Automation）技术的发展阶段：
宽，使用灵活、适合初学者，提供ABEL-HDL综合器的EDA公司只 有一家Data I/O 。
（2）AHDL：Altera公司开发设计的，配合Altera Max Plus
II设计软件使用的。
（3）VHDL （4）Verilog HDL
IEEE标准
VHDL or Verilog
VHDL(Very High Speed Integerated Hardware Description Language) ：1987年成为标准，美国国防
仿真工具（simulation tools）
1.5 EDA技术的发展趋势
超大规模集成电路的集成度和工艺水平不断
提高。
市场对系统的集成度不断提出更高的要求。 高性能的EDA工具，其自动化和智能化程度不
断提高，为嵌入式系统设计提供了功能强大的开
发环境。
计算机硬件平台性能大幅度提高，为复杂的
IP核与SOC设计
软IP--用VHDL等硬件描述语言描述的功能块，但 是并不涉及用什么具体电路元件实现这些功能。 固IP--完成了综合的功能块，通常以网表的形式 提交给用户。 硬IP--供设计的最终阶段产品：掩膜。
SOC： SYSTEM ON a CHIP
基于IP复用优点：节省时间、缩短开发周期、避 免重复劳动。 基于IP复用缺点：IP版权保护、IP保密、IP件的 集成。
EDA技术与Verilog设计
微电子技术系 王俊博 cynthia1224@163.com
EDA技术与 Verilog设计
参考书：Verilog数字系统设计教程 夏宇闻 编著 北京航空航天大学出版社
EDA技术相关网址 http://www.fpga.com.cn/ http://www.altera.com.cn/
1.2 Top-down设计与IP核设计
传统的设计方法：自下而上（ Bottom-up）的 设计方法。
系统测试与性能分析 完整系统构成 电路板设计 固定功能元件
1.2 Top-down设计与IP核设计
Bottom-up设计，即自底向上的设计，由设 计者调用设计库中的元件(如各种门电路、加法 器、计数器等) ，设计组合出满足自己需要的 系统 缺点：1、设计依赖于手工和经验 2、设计依赖于现有的元器件 3、设计后期的仿真和调试 4、自下而上设计思想的局限性 5、设计实现周期长，灵活性差，耗 时耗力，效率低下。
（b）硬件语言设计目标流程
硬件描述语言与软件编程语言（C、PASCAL等）有本质的区别
适 配
适配器也称为结构综合器，它的功能是将由综合
器产生的网表文件配置于指定的目标器件中，并产
生最终的可下载文件
对CPLD器件而言，产生熔丝图文件，即JEDEC
文件；对FPGA器件则产生Bitstream位流数据文件
1.2 Top-down设计与IP核设计
自上而下的（Top-down）的设计思想：
自上而下是指将数字系统的整体逐步分解为各 个子系统和模块，若子系统规模较大，则还需 将子系统进一步分解为更小的子系统和模块， 层层分解，直至整个系统中各个子系统中关系
合理，并便于逻辑电路级的设计和实现为止。
1.2 Top-down设计与IP核设计
仿真（Simulation）
仿真是对所设计电路的功能的验证
功能仿真（Function Simulation）：不考虑信 号时延等因素。 时序仿真（Timing Simulation）
编程（Program）
把适配后生成的编程文件装入到PLD器件中的过程， 或称为下载。
通常将对基于EEPROM工艺的非易失结构PLD器件的
1．硬件描述语言设计输入 2．“自顶向下”设计方法（Top-down） 3．开放性和标准化 4．高层综合与优化
现代EDA技术的特征
1．硬件描述语言设计输入
HDL语言设计优点：
（1）语言标准化，便于设计的复制、交流、保存 和修改。
（2）设计与工艺无关性。
（3）便于组织大规模、模块化设计
现代EDA技术的特征
1.4 常用的EDA软件工具
按公司类别进行分类： 专业EDA软件公司开发的工具/Cadence
Design System/Mentor Graphics/Synopsys和Synplicity四家
PLD器件厂商开发的EDA工具/Altera、Xilinx、
Lattice等。
1.4 常用的EDA软件工具