数字电子技术基础(数字电路)第三章逻辑门电路

VDD A B TP1 TN1
1
与非门 G1
VDD
C D
TP2 TN2
0
与非门 G2
1. CMOS 漏极开路门
CMOS漏极开路门结构与原理
漏极 开路输出
L A B
工作时必须外接电源和电阻; 与非逻辑不变 可以实现线与功能
VDD RP
A B
L
A B C D
L
L AB CD
AB CD
4.0
4.95 0.95 0.95
3.5
4.9 1.4 1.4
2.0
4.9 2.9 0.7
Biblioteka Baidu
2.0
3.1 1.1 0.6
1.2
1.7 0.5 0.4
3. CMOS逻辑门电路的重要参数
传输延迟时间（tPd）
输出变化滞后于输入变化的时间。表 示门电路开关速度。 平均传输延迟时间tPd
输入
50% 50%
74HC04 (VDD=5 V) 21 6 9 54
74AHC0 4 (VDD=5V ) 12 3.8 6.8 25.84
74LVC04 (VDD=3.3 V) 8 2.5 2.5 6.25
74AUC04 (VDD=1.8 V) 17 0.8 1 0.8
3. CMOS逻辑门电路的重要参数
扇入与扇出数
工作原理
+VDD
+5V S TP
2
设VTN = 2 V
VTP = - 2 V
VDD＞ (VTN VTP )
vi
TN
TP
vO 5V 0V
+5V 0V
D2
vi
D1
vO
TN
0V 截止 导通 5V 导通 截止
L A
S1
A
L
（5-13/25）
2. CMOS反相器
电压传输特性和电流传输特性
vO f ( vI )
Ni:门电路 的 输入端数。 No:门电路 能带动同类门的数目。
拉电流负载
IOH IIH
灌电流负载
IOL IIL IIL
P.107表3.3.4
IIH


N OH
I OH I IH
N OL
I OL I IL
四、TTL逻辑门电路
1. BJT开关特性
vI b c e
BJT相当于受 vI控制的电子 开关。
vL
T N1
T N2
L AB
A B
（5-17/25）
N输入的与非门的电路结构?
（5-18/25）
1.
3. 其他基本CMOS 逻辑门电路
CMOS 或非门
+VDD +5V
VTN = 2 V
VTP = - 2 V
A
TP1
B
TP2
L
T N1 T N2
L A B
A B
思考 N输入的或非门的电路结构?
D G
N沟道 耗尽型
D G
P沟道 耗尽型
（5-8/25）
B S
B S
B S
B S
1. MOS管及其开关特性
开关原理
－
（N沟道增强型为例）
＋
UDS
g
d、s之间形成导电沟道
d
UGS UT
s
-
UGS
＋
N沟道
SiO2
N+ P
N+
NMOS管 D G B S
（5-9/25）
B(衬底）
1. MOS管及其开关特性
上拉电阻对OD门动态性能的影响
VDD RP A B C D
Rp的值愈小，负载电容的充电
时间常数亦愈小，因而开关速 度愈快。但功耗大,且使输出电 流增大。
0L 1
CL
Rp的值愈大，可使输出电流减
小、功耗小。但负载电容的充 电时间常数亦大，开关速度因 而愈慢。
电路带电容负载
2. 三态(TSL)输出门电路
输出高电平的 下限值VIL(min)
（5-15/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-16/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
VTN = 2 V
VTP = - 2 V
T P2
T P1 L
A vA B vB 思考
L A B
L A B
A B
A B
L=AB
A B
A B
L A B AB
L=A+B
L A B A B
逻辑门等效符号强调低电平有效
D0 D1 D2 D3 D4 D5 D6 D7
AL
IC
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
由门电路 种类决定 1
高电平
0
高电平
低电平
0
低电平
1
正逻辑定义
负逻辑定义
（5-7/25）
二、基本CMOS逻辑门电路
1. MOS管及其开关特性
( Metal-Oxide-Semiconductor-Field-Effect-Transistor ）
分类与符号
D G
N沟道 增强型
D G
P沟道 增强型
逻辑描述及门电路使用中的问题
用Verilog HDL描述门电路
（5-3/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理
掌握门电路的不同输出结构及典型参数
了解门电路的HDL建模
（5-4/25）
一、逻辑门电路概述
1. 分类
分立门电路 逻辑门电路 实现基本逻辑运算和常用逻辑运算 的单元电路称为门电路。 二极管门电路 三极管门电路 TTL门电路 集成门电路 MOS门电路 NMOS门 PMOS门
电路结构
输入级
倒相级
输出级
反相器原理
① 当输入为低电平（I = 0.2 V）
T4 ， D导通
0.9V 0.2V 3.6V
T2，T3 截止
反相器原理
② 当输入为高电平（I = 3.6 V）
2.1V 3.6V
0.9V 0.2V 0.7V
D截止
A Y
T2饱和, T3深度饱和
说明：
最早的TTL门电路是74系列。不同系列性能上面各
（5-30/25）
数字电子技术基础
3. CMOS逻辑门电路的重要参数
噪声容限
在保证输出逻辑状态不受影响的 情况下，输入电平允许波动的范 围。表示门电路的抗干扰能力。
vO
驱动门
噪声
负载门
vo
vi
+VDD 1 输出 VOH(min)
+VDD 1 输入
vI
VNH：负载门输入高电平时的噪 声容限，V V -V
NH OH (min) IH(min)
VNH VIH(min) VIL(max) VNL
VNL：负载门输入低电平时的噪 声容限， V NL V IL (max) - V OL (max)
0 输出 VOL(max) 0 G1 门 vO 范围
0 输入 0 G2 门 vI 范围
相同功能不同系列的器件74xx04非门参数例
iD f (vI )
（5-14/25）
输入逻辑电平和输出逻辑电平
输出高电平
VOUT/V 5 VOUT/V
输入高电平
5 VOHmin
输入低 电平 无定义 0 VILmax VIHmin5 VIN
/V
输出低电平 无定义
5 VIN /V
VOLmax 0
输入低电平的 上限值VIL(max)
输入高电平的 下限值VIH(min) 输出低电平的 上限值VIH(max)
BiCMOS门电路
CMOS门
其它（ECL、I2L等）
（5-5/25）
2. 开关电路获得高、低电平原理
可控开关 代替负载
VCC R vO=VCC S
VCC R vO=0 S
VCC uO
uI
开关断开， 输出高电压
开关闭合， 输出低电压
（5-6/25）
开关电路中高电平和低电平的含义
高电平和低电平为某规定范围的电位值，而非一固定值。
原理
EN=1时，L=A；
EN B VDD TP L A C TN
EN=0时，输出高阻。
EN A L
2. 三态输出门电路(TSL)
典型应用
实现总线传送
实现数据双向传送
作业
3.2.4；3.2.5；3.2.10；
3.3.3(1)；3.3.7(a)(d)；3.3.8； 思考：3.2.1； 3.2.2 ； 3.3.2
功耗 （PD）
静态功耗： 当电路没有状态转换时的功耗，即门电路空 载时电源总电流ID与电源电压VDD的乘积。 动态功耗： 电路在输出状态转换时的功耗。
延时-功耗积
衡量速度、功耗性能的综合性指标。
DP=tpdPD
系列 参数/单位 功耗电容CPD/pF 传输延迟时间 tpd/ns(CL=15pF) 功耗PD mW(10MHz) 延时功耗积DP/pJ
数字电子技术基础
（5-1/25）
问题的引入？
module mux2to1(D0, D1, S, Y ); input D0, D1, S; output Y; wire Snot, A, B ; //电路功能描述 not U1(Snot, S); and U2(A, D0, Snot); and U3(B, D1, S); or U4(Y, A, B); endmodule
类型 参数/单位
4000
VDD 5V I 1mA O
74HC
V DD 5V I 0.02mA O
74HCT
V DD 5V I 0.02mA O
74LVC
VDD 3.3V I 0.1mA O
MOS管开关电路的动态特性
输出的变化滞后于输入的变
化，输出波形上升沿、下降 沿变得缓慢。
原因：电容充放电过程及导
电沟道的形成过程
（5-11/25）
2. CMOS反相器
+VDD
+5V S TP
2
VDD Rd d vI g s vO
+5V 0V
D2
vi
D1
vO
TN
S1
（5-12/25）
2. CMOS反相器
（5-21/25）
传输门应用例
VDD X
A B
TG1 L
TG1
L
Y
TG2
TG2
C
（5-22/25）
三、CMOS门不同输出结构及参数
1. CMOS 漏极开路门（OD门）
普通CMOS门输出 并接存在的问题
输出门状态不一致时会产 生低阻通路，大电流有可 能导致器件的损毁，并且 无法确定输出是高电平还 是低电平。
tPd=(tPHL+ tPLH)/2
类型 参数 74HC 74AHC 74LVC 74AUC VDD=5 VDD=5V VDD=3.3V VDD=1.8V V 6 3.8 2.5 0.8
t PHL
tPLH
90%
输出
90%
50% 10%
50% 10%
t
tPHL(ns)
tPLH或
f
tr
3. CMOS逻辑门电路的重要参数
A 低电平 1 1 1 高电平 0 0 正、负逻辑表达式之 0
A 低 低 高 高
B 低 高 低 高
L 低 低 低 高
L=A B 正逻辑 表达式 L=A + B 负逻辑 表达式
间存在对偶关系。
B 1 0 1 0
L 1 1 1 0
2. 逻辑门的等效符号
A B
A B
L A B
A B
A B
L A B
（5-19/25）
【例】 写出图示CMOS电路输出的逻辑表达式。
L A B X A B A B
A B A B
A B
（5-20/25）
3. 其他基本CMOS 逻辑门电路
CMOS传输门
C
TP vI C vO
+VDD
TN
C
vI/vO
TG
C
vO/vI
也称为双向模拟开关
74AUC
VDD 1.8V I 0.1mA O
VIL(max) /V VOL(max) /V
1.0 0.05
1.5 0.1
0.8 0.1
0.8 0.2
0.6 0.2
VIH(min) /V
VOH(min) /V
高电平噪声容限(VNH/V) 低电平噪声容限(VNL/V)
开关等效电路
VDD Rd d vI g s vO
（N沟道增强型为例）
当υ I 为低电平时：MOS 管截止，相当于开关“断 开”，输出为高电平。
当υ I为高电平时：MOS管工作 在可变电阻区，相当于开关 “闭合”，输出为低电平。
MOS管相当于一个由vGS控制的无触点开关。
（5-10/25）
1. MOS管及其开关特性
vI=0V时: vI=5V时:
iB0，iC0，vO=VCEVCC，c、e间近似于开路。
iBiBS ，vO=VCE0.2V，c、e间近似于短路。
1. BJT开关特性
开关过渡特性
BJT饱和与截止两种状态 的相互转换需要一定的时 间才能完成。因此，输出 电压的变化滞后于输入电 压的变化。
2. BJT反相器基本电路
Y D0 S D1 S
D0
Snot U1 U2
A Y B U3 U4
S D
逻辑门电路如何实现基本逻辑运算关系？ 如何选择逻辑门电路器件？
（5-2/25）
第三章 逻辑门电路
一 二 三 四 五 六
逻辑门电路概述 基本CMOS逻辑门电路 CMOS门电路的不同输出结构及参数 TTL逻辑门电路
有不同。例如：74S系列产品使用肖特基三极管， 改进速度。74AS系列功耗降低。参P.113。 其它输出结构的TTL门包括集电极开路门（OC门）、
TTL三态门。
五、逻辑描述及门电路使用中的问题
1. 正逻辑与负逻辑
【引例】 已知某电路输出L与输入A、B之间存在下列电 位关系：
高电平 1 低电平 0 A 0 0 1 1 B 0 1 0 1 L 0 0 0 1