QuartusⅡ原理图输入操作基础

3.1 建立新工程
1）指定工程名称
选择“File”菜单下 的“New Project Wizard”命令
3.1 建立新工程
1）指定工程名称
从上向下输入新工 程的文件பைடு நூலகம்名、工 程名和顶层实体的 名称。工程名和顶 层实体的名称相同。
3.1 建立新工程
2）选择需要加入的文件和库 加入用户定义的库函数的目录和文件名。 在本例子中不需要加入的文件和库，直接按 “next”按钮即可。


3.3 编译设计文件

全编译的过程包括分析与综合（Analysis & Synthesis）、 适配（Fitter）、编程（Assembler）、时序分析 (Classical Timing Analysis)这4个环节，而这4个环节各自 对应相应的菜单命令，可以单独分步执行，也就是分步编 译。 在设计的调试和优化过程中，可以使用RTL阅读器观察设 计电路的综合结果 。
2. QuartusⅡ软件的用户界面

工程工作区 当QuartusⅡ实现不同的功能时，此区域将打开对应 的操作窗口，显示不同的内容，进行不同的操作，如器件 设置、定时约束设置、编译报告等均显示在此窗口中。

编译状态显示窗口
此窗口主要显示模块综合、布局布线过程及时间。 信息显示窗口 该窗口主要显示模块综合、布局布线过程中的信息， 如编译中出现的警告、错误等，同时给出警告和错误的具 体原因。
5、RTL阅读器：在设计的调试和优化过程中，可以使用 RTL阅读器观察设计电路的综合结果，同时也可以观察源 设计如何被翻译成逻辑门、原语等 。 RTL阅读器是观察和确定源设计是否实现了设计要求 的理想工具。 执行仿真验证设计功能之前使用RTL阅读器查找设计 中的问题，可以在设计早期发现问题，为后期的验证工作 节省时间。 当设计通过编译后，选择QuartusⅡ主窗口Tools菜单 下Netlist Viewers\RTL Viewer命令，弹出RTL阅读器窗口


仿真一般需要建立波形文件、输入信号节点、编辑输入信 号、波形文件的保存和运行仿真器等过程。
3.4 仿真设计文件
1 、建立波形文件
波形文件用来为设计产生输入激励信号。利用 Quartus II 波形编辑器可以创建矢量波形文件(.vwf)

创建一个新的矢量波形文件步骤如下： （1）选择QuartusⅡ主界面 File 菜单下的New命令， 弹出新建对话框； （2）在新建话框中选择 Other Files 标签页，从中选择 Vector Waveform File，点击OK按钮，则打开一个空的波 形编辑器窗口，主要分为信号栏、工具栏和波形栏 。
图形编辑器对话框
3.2 输入设计文件
1、原理图输入法－输入设计文件
3）在图形编辑窗口 中的任何一个位置 双击鼠标，或点击 图中的“符号工具” 按钮，或选择菜单 Edit下的Insert Symbol命令，弹出 如右图所示的元件 选择窗口 Symbol 对话框。
元件选择窗口
3.2 输入设计文件
1、原理图输入法－输入设计文件

3.3 编译设计文件
分步编译就是使用对应命令分步执行对应的编译环节， 每完成一个编译环节，生成一个对应的编译报告。分步编 译跟全编译一样分为四步： 1、分析与综合（Analysis & Synthesis） ：设计文件 进行分析和检查输入文件是否有错误，对应的菜单命令是 QuartusⅡ主窗口Process菜单下Start\Start Analysis & Synthesis，对应的快捷图标是在主窗口的工具栏上的 ；
（4）输入相关信息，单击Next按钮，进入下一界面，如下 图所示。
（5）选择安装路径，此处可采用默认路径。单击Next按 钮，进入下一界面，在单击Next按钮，进入下一界面，如 下图所示。
（6）选择安装组件，可以选择Complete。此处选择Custom， 单击Next按钮，进入下一界面，如下图所示。
3.2 输入设计文件
1、原理图输入法－输入设计文件
1）新建工程之后，便可以进行电路系统设计文件的输 入。选择file菜单中的New命令，弹出如图所示的新建设 计文件类型选择窗口。
3.2 输入设计文件
1、原理图输入法－输入设计文件
2）选择New对话框 中的Device Design files页下的Block Diagram/Schematic File，点击OK， 打开如图所示的图 形编辑器对话框， 进行设计文件输入。
集成开发平台QuartusⅡ操作基础
1. QuartusⅡ7.2软件的安装
（1）打开QuartusII 7.2软件文件夹，单击setup.exe启动 安装，弹出如下所示界面。
（2）单击Next按钮，进入下一界面，如下图所示。
（3）选择第一项，接收权利条件，单击Next按钮，进入下 一界面，如下图所示。
3.3 编译设计文件
5、 RTL阅读器
RTL阅读器窗口图
3.3 编译设计文件
5、RTL阅读器
RTL阅读器窗口的右边，是过程设计结果的主窗口，包 括设计电路的模块和连线，RTL阅读器的左边是层次列表， 在每个层次上一树状形式列出了设计电路的所有单元。层 次列表的内容包括以下几个方面： （1）实例Instances，能够被展开成低层次模块或实例； （2）原语Primitives，不能被展开为任何低层次模块的低 层次节点； （3）引脚Pin，当前层次的I/O端口，如果端口是总线， 也可以将其展开，观察到端口中每一个端口的信号； （4）网线Net，是连接节点的连线，当网线是总线时也可 以展开，观察每条网线。
2、适配（Fitter） ：在适配过程中，完成设计逻辑器 件中的布局布线、选择适当的内部互连路径、引脚分配、 逻辑元件分配等，对应的菜单命令是QuartusⅡ主窗口 Process菜单下Start\Start Fitter ；（注：两种编译方式引 脚分配有所区别 ）
3.3 编译设计文件
3、编程（Assembler） ：产生多种形式的器件编程映像 文件 ，通过软件下载到目标器件当中去，应的菜单命令 是QuartusⅡ主窗口Process菜单下Start\Start Assembler ； 4、时序分析(Classical Timing Analyzer) ：计算给定设计 与器件上的延时，完成设计分析的时序分析和所有逻辑的 性能分析，菜单命令是QuartusⅡ主窗口Process菜单下 Start\Start Classical Timing Analyzer ，对应的快捷图标 是在主窗口的工具栏上的 。
3.1 建立新工程
3）选择目标器件
根据试验板选择如 图的目标器件
3.1
建立新工程
4）选择第三方EDA工具 在本例没有选择。按“next”进入下一项。 5）结束设置 显示建立工程的一些信息，按“Finish”结束。
3.2 输入设计文件
1、原理图输入法 ： 原理图输入法也称为图形编辑输入法，用 QuartusⅡ原理图输入设计法进行数字系统设计 时，不需要任何硬件描述语言的知识，在具有数 字逻辑电路基本知识的基础上，利用QuartusⅡ 软件提供的EDA平台设计数字电路或系统。

缺点：
1）原理图设计方法没有实现标准化，不同的EDA软件中的图形处理工 具对图形的设计规则、存档格式和图形编译方式都不同，因此兼容性差， 难以交换和管理。 2）由于兼容性不好，性能优秀的电路模块的移植和再利用非常困难难 以实现用户所希望的面积、速度以及不同风格的综合优化 3）原理图输入的设计方法不能实现真实意义上的自顶向下的设计方案， 无法建立行为模型，从而偏离了电子设计自动化最本质的涵义。
3.3 编译设计文件
编译完成以后，编译报告窗口Compilation Report会报告 工程文件编译的相关信息，如编译的顶层文件名、目标芯 片的信号、引脚的数目等等 。
全编译操作简单，适合简单的设计。对于复杂的设计， 选择分步编译可以及时发现问题，提高设计纠错的效率， 从而提高设计效率。
3.3 编译设计文件
3.3 编译设计文件

QuartusⅡ编译器的主要任务是对设计项目进行检查并完 成逻辑综合，同时将项目最终设计结果生成器件的下载文 件。编译开始前，可以先对工程的参数进行设置。 QuartusⅡ软件中的编译类型有全编译和分步编译两种。 选择QuartusⅡ主窗口Process菜单下Start Compilation命 令，或者在主窗口的工具栏上直接点击图标 可以进行 全编译
（7）选择需要的安装组件，单击Next按钮，进入下一界面， 如下图所示。
（8）单击Next按钮，进入安装界面，如下图所示。
（9）安装完成后弹出是否建立桌面快捷键，选择是，如下 图所示。
（10）最后选择Finish完成安装。 （11）破解DLL。将QuartusII7.2 Creak文件夹下的 Quartus_II_7.2_b151破解器.exe拷贝到QuartusII安装路径 下的bin文件夹下。如本例路径为：C:\altera\72\quartus\bin。 首先，先将sys_cpt.dll 文件手动备份一份，以防出意外。 然后，单击 Quartus_II_7.2_b151破解器.exe，在弹出的对 话框中选择“应用”按钮，对sys_cpt.dll文件进行破解，如 下图所示。
4）用鼠标点击单元库前面的加号(+)，库中的元件符号以列表的 方式显示出来，选择所需要的元件符号，该符号显示在Symbol对话 框的右边，点击OK按钮，添加相应元件符号在图像编辑工作区中， 连接原理图。 十六进制同步计数器的原理图 如下：
3.2 输入设计文件
1、原理图输入法－优缺点：

优点：
1）可以与传统的数字电路设计法接轨，即使用传统设计方法得到电 路原理图，然后在QuartusⅡ平台完成设计电路的输入、仿真验证和综合， 最后下载到目标芯片中。 2） 它将传统的电路设计过程的布局布线、绘制印刷电路板、电路焊 接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，减 轻了设计者的劳动强度。