吉林大学远程教育课件 微机原理及应用 chap5

5.1
存储器芯片的主要技术指标
存储容量：可寻址的存储器单元数×每单元二进制 位数，例如，SRAM6264容量为8K×8，即它有8K个 存储单元，每单元存储8位二进制数 存取时间：存储器访问时间，启动一次存储器操作 到完成该操作所需要的时间 存取周期：连续启动两次独立的存储器操作所需间 隔的最小时间 可靠性：用故障间隔平均时间（MTBF）来表示 功耗：要求低功耗
5.1
TTL和MOS存储器 TTL和MOS存储器
TTL 存 储 器 ： 双 极 型 存 储 器 ， 是 用 TTL （Transistor-Transistor Logic，晶体管-晶体管逻 辑）电路制成的存储器，其特点是工作速度快， 功耗大，集成度低，因此计算机中的容量较小 要求速度快的高速缓存（Cache）常采用双极 型存储器。 MOS 存 储 器 ： 单 极 型 存 储 器 ， 是 用 MOS （Medal-Oxide-Semiconductor， 金 属 氧 化 物 半 导体）电路制成的存储器，其特点是集成度高， 功耗低，价格便宜，但工作速度比双极型存储 器低。在计算机的主存中大量采用MOS存储器
吉林大学远程教育课件
微机原理及应用
(第十五讲 第十五讲) 第十五讲
主讲人 : 赵宏伟
学 时：64
5.2 随机存储器
6个MOS管组成双稳态电路 T1截止 T2导通为“0”， T1导 通T2 截止 为“1” T1T2 工作管，T3T4 负载管，T5 T6T7T8 控制管（其中T7T8 共用） 写入：X线Y线有效，使T5T6T7 T8导通，写控制有效，使单元 数据线与外部数据线连通，靠 T1T2的截止与导通记录信息 读出：X线Y线有效，使T5T6T7 T8导通，读控制有效，使单元 数据线与外部数据线连通，从 T2端读出信息
D0 ~ D7 A0 A 10 R/W OE CS SRAM 6116
D0 ~ D7 A0 A 10 MEMW MEMR
8088 系 统 BUS
D0 ~ D7 A0 A 10 R/W OE & ?1 ≥ G1 Y0 G 2B G 2A LS138 C B A Y1 CS SRAM 6116
A 19 A 14 A 18 A 17 A 16 A 15 A 13 A 12 A 11
A0
A0
A12 MEMW +5V MEMR A19 A18 A17 A16 A15 A14 A13 & 1 1
A12 WE CS2 OE
CS1
吉林大学远程教育课件
微机原理及应用
(第十九讲 第十九讲) 第十九讲
主讲人 : 赵宏伟
学 时：64
8088 系统 BUS
SRAM6264
5.2
SRAM 接口设计
5.2
DRAM单管存储单元电路 DRAM单管存储单元电路
由一个MOS管和一个电 容组成 写入：行选择有效，T1 导通，写入信息送上数 据线，列选择有效，T2 导通，信息写入存储电 容C 读出：与写入类似，行 列 选通 ，T1T2 导 通， C 上的信息送上数据线
5.2
DRAM 2164，64K×1 RAS： 行 地 址 锁 存 ， 兼 作 片选，对应低8位地址 CAS： 列 地 址 锁 存 ， 对 应 高8位地址
吉林大学远程教育课件
微机原理及应用
(第十四讲 第十四讲) 第十四讲
主讲人 : 赵宏伟
学 时：64
只读存储器ROM 只读存储器ROM
5.1
ROM：只读存储器（Read Only Memory），使用时只能读出 其中信息，而不能写入新的信息。ROM中信息关机后不消失 按写入方式，ROM分为以下几种类型 掩膜ROM（Masked ROM）：生产时已将程序、数据写入其中， 用户只能读出，不能修改 PROM（Programmable ROM）：可编程ROM，PROM中的程序是 由用户自行写入的，但一经写入就无法更改了，是一种一 次性写入的ROM。 EPROM（Erasable Programmable ROM）：可擦除可编程ROM， EPROM可由用户自行写入程序，写入后的内容可用紫外线灯 照射来擦除，然后可重新写入内容。EPROM可多次改写 E2PROM（Electrically Erasable Programmable ROM）： 电可擦除可编程ROM，可用电信号进行清除和重写的存储器。 E2PROM使用方便，但存取速度较慢，价格较贵
&
吉林大学远程教育课件
微机原理及应用
(第二十一讲 第二十一讲) 第二十一讲
主讲人 : 赵宏伟
学 时：64
5.2
动态随机存储器DRAM 动态随机存储器DRAM
动态RAM单元线路简单，以MOS管极间寄生 电容来存储信息 由于漏电原因，电容器上的电荷一般会在几毫 秒内泄漏掉。为此，必须定期给它们补充电荷， 这就是动态RAM的刷新 动态RAM集成度高，引脚数目受到小型化封 装的限制，往往较少，少量的地址线要分时做 行地址和列地址用 动态RAM内部结构有两个特点：一是具有行 地址锁存器和列地址锁存器，另一个是内部带 有读出再生放大器，提高信号输出功率
芯片实例 SRAM 6264 6264
容量：8K×8 双列直插式芯片 28个引脚，其中 一个空引脚 内部结构类似 SRAM 2114
Vcc A12~A0 D7~D0
6264
GND WE OE CS1 CS2
吉林大学远程教育课件
微机原理及应用
(第十七讲 第十七讲) 第十七讲
主讲人 : 赵宏伟
学 时：64
第5 章
存储器系统
5.1 概述
存储器是组成计算机系统的重要部件，它用来 保存计算机工作所必须的程序和数据，并用来 存放计算机在运行过程中产生的有用信息 存储器由具有记忆功能的两态物理器件组成， 如电容、双稳态电路等 存储器有两种基本操作：读操作和写操作
5.1
存储器Βιβλιοθήκη Baidu类
按所处地位不同，分为 按所处地位不同，分为： 内存和外存 内存：存放当前运行所需要的程序和数据，以便向CPU 快速提供信息，相对辅存而言，主存的存取速度快， 但容量较小，且价格较高 外存：用来存放当前暂不参与运行的程序、数据和文 件，以及一些永久性保存的程序、数据和文件，在CPU 需要处理时再成批地与主存交换。特点是存储容量大， 价格低，但存取速度较慢 按存储介质，分为： 按存储介质，分为 磁存储器（磁芯、磁盘及磁带）、半导体存储器（半 导体集成电路存储器）、光存储器、激光光盘存储器 半导体存储器按工作方式分为RAM和ROM 半导体存储器从器件原理分为TTL和MOS
静态RAM基本存储电路 静态RAM基本存储电路
5.2
静态RAM 静态RAM 芯片构成
三个部分组成： 存储体 行列译码器 控制电路
吉林大学远程教育课件
微机原理及应用
(第十六讲 第十六讲) 第十六讲
主讲人 : 赵宏伟
学 时：64
5.2
芯片实例 SRAM 2114
容量1K × 4
5.2
芯片实例 SRAM 6116 6116
容量:2K×8 片内有16384个存储单元， 排成128×128的矩阵，构 成2K个字，11条地址线分 A10~A0 2K 11 成7条行地址线A4～A10，4 条列地址线A0～A3，字长 D7~D0 8位，有8条数据线D7～D0 双列直插式芯片 24个引脚
Vcc
6116
GND WE OE CE
5.2
MEMR RAMADSEL
5.2
存储器扩展技术
位扩展（1） 位扩展（
位的SRAM芯片进行位扩展，以构成容量为 芯片进行位扩展， 用4K×4位的 × 位的 芯片进行位扩展 以构成容量为4KB的存储器 的存储器
地址总线 AB A11～A0 A11～A0
读写信
R/W
A11～A0 4K×4 × SRAM
A11～A0 4K×4 × SRAM D3～D0
Vcc
DRAM芯片 DRAM芯片 及简化连接电路
×8 片
A0～A7
A LS158 2164 A0～A7 RAS CAS S
MEMW
A7~A0
2164
DIN DOUT
GND WE RAS CAS
A8～A15
B
RAS CAS WE
ADDSEL LS245 D0～D7 A DR D0～D7 B G
LS158是2至1选择器，S＝0选 A，S＝1选B ADDSEL=0与RAS=0同时有效 ADDSEL=1与CAS=0同时有效
5.1
随机访问存储器RAM 随机访问存储器RAM
RAM：随机访问存储器（Random Access Memory），特点是 存储器中的信息既能随时读出，也能随时写入，RAM中信息 在关机后即消失 RAM分为DRAM和SRAM两种 SRAM：静态RAM （Static RAM），利用半导体触发器的两 个稳定状态表示“1”和“0”。电源不关掉，SRAM的信息 不会消失，不需刷新电路，非破坏性读出 DRAM：动态RAM （Dynamic RAM），利用MOS管的栅极对其 衬底间的分布电容保存信息，DRAM的每个存储单元所需 MOS管较少，因此集成度高，功耗小，DRAM中的信息会 因电容漏电而逐渐消失，破坏性读出，读后需重写 DRAM信息的保存时间一般为2ms，需配置刷新或重写电路
译码器全地址译码 译码器全地址译码
D0 ~ D7
D0 ~ D7
A0
A0
A12
A12 WE +5V CS2 OE & G1 CS1
使用译码器对高 位地址线进行译 码，全部地址线 参加单元地址编 码 通常使用的译码 器有： 74LS138 74LS139
MEMW
MEMR
A19 A18 A17 A16 A15 A14 A13
4KB 存储模块
选片信
CS
D3～D0
D7～D4 数据总线 DB
D3～D0
5.2
存储器扩展技术
位扩展（2） 位扩展（
用8个2164构成容量 个 构成容量 为64KB的存储器 的存储器
地址总线 地址总线 AB
A7～A0
A15～A8
A7～A0
A15～A8
…
A7～A0
A15～A8
MEMW 行选 列选
WE RAS CAS
5.2
SRAM 接口设计
逻辑门组合全地址译码 逻辑门组合全地址译码
8088 系统 BUS
SRAM6264
D0
~
D7
D0
~
D7
全地址译码分为两种： 逻辑门组合法、译码 器法 逻辑门组合法：依靠 门电路对地址线进行 组合，从而得到需要 的地址范围 通常使用“与”、 “或”、“非”、 “与非”、“或非” 等门电路
5.2
SRAM 6264 时序 6264
twc
A0 ~ A12
写时序
CS1 CS2
tw
W E
D0 ~ D7
tDW
5.2
SRAM 6264 时序 6264
tRW
A0 ~ A12
读时序
CS1 CS2
tOE
OE
D0 ~ D7
tCO
5.2
SRAM 6264 控制信号 6264
WE 0 1 X X X CS1 0 0 0 1 1 CS2 1 1 0 1 0 OE X 0 X X X 三态 高阻） （高阻） D0 ~D7 写入 读出
A12 MEMW +5V MEMR A19
A12 WE CS2 OE
CS1 A17 & A15 A14 A13
5.2
SRAM 接口设计举例 例：用存储器芯片 SRAM 6116构成一 个4KB的存储器， 要求其地址范围在 7 800 0 H～78FFFH 之间
D0 ~ D7 A0 A 10 MEMW MEMR
?1 ≥
G2B Y7
&
G2A C B A 74LS138
吉林大学远程教育课件
微机原理及应用
(第二十讲 第二十讲) 第二十讲
主讲人 : 赵宏伟
学 时：64
5.2
8088 系统 BUS SRAM6264
SRAM 接口设计
部分地址译码
D0 ~ D7
D 0 ~ D7
A0
A0
使用译码器对 部分地址线进 行译码 通常使用的译 码器有： 74LS138 74LS139
A7～A0 64Kb D7
WE RAS CAS
A7～A0 64Kb D6
WE RAS CAS D5 D1
WE
A7～A0 64Kb D0 64KB
…
RAS CAS
…
数据总线 DB
5.2
存储器扩展技术
字位扩展
用DRAM2164构成容量 DRAM2164构成容量 128KB KB的内存 为128KB的内存
吉林大学远程教育课件
微机原理及应用
(第十八讲 第十八讲) 第十八讲
主讲人 : 赵宏伟
学 时：64
5.2
SRAM 接口设计
存贮器与CPU的接口应包括三部分内容： （1）与地址总线的接口 （2）与数据总线的接口 （3）与相应控制线的接口 存储器接口设计关键在于片选信号的连接 片选有三种设计方法： （1） 线性片选法 （2） 全地址译码 （3） 部分地址译码