CD4046地倍频电路设计

实用标准文案

设计项目：基于CD4046的倍频电路设计

使用TI产品及设计过程：本设计采用锁相环芯片CD4046和分频器CD4040实现，效果良好，CD4046压控振荡输出到分频器CD4040的时钟输入端，经分频后回馈到CD4046的鉴相器输入端，和待倍频的输入信号进行相位比较，得出的相位差经过低通滤波器产生一个控制电压调节压控振荡器的输出振荡频率，当鉴相器的两输入端频率相位一样时（即相位锁定），压控振荡器的输出频率即为倍频和的频率。整个电路如附件所示。

我在采用CD4046+CD4040进行倍频电路设计过程中走了很多弯路，总结一下以供大家参考：1、芯片外围电路参数的选择应严格按照DATASHEET上的要求进行选择。2、倍频的倍数不能太大，太大的话会造成倍频出来的结果很不稳定。3、准确选择R1、C1和R2的参数，这三项的参数如果设置不正确将会造成倍频输出不对的结果。

您的感想：通过这次设计使我充分掌握了分频和倍频的原理以及实现方法

精彩文档