四人抢答器课程设计报告

四人智力竞赛抢答器

一、设计目的

1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。

2.熟悉数字集成电路的设计和使用方法。

二、设计任务与要求

1、设计任务

1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。

（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。

2、发挥部分

（1）扩展为10路（1～10）智力竞赛抢答器。

（2）设计抢答最长时间（30秒）限制和倒计时显示。

4、设计要求

(1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）

和抢答的开始。

(3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时蜂鸣器发出响声提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 三、设计方案选取与论证

图1系统框图

1、系统框图

当主持人宣布开始，数码管给出提示，当某选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示出所按键选手的号码。若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。如图1.

2、设计方案 抢答器的总体框图如上图所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。

抢答器具有锁存、显示和报警功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED 数码管把选手的编码显示出来，接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

3、方案比较

方案1：采用CD4511芯片作为抢答信号的触发、锁存和译码输出。这样虽

然比较简便，但实际在实现锁存功能时比较繁琐难实现。

方案2：采用D

触发器、四输入与非门、或门和非门来完成抢答部分。编码

器、

译码器用于显示部分。

虽然使用元件比较较多，但在实现锁存功能时可以简单的实现。

经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案2。然后利用软件Proteus 来进行仿真调试，再进行逐步改进。

4、单元电路设计 （1）抢答电路

电路如图2所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁定74LS175的功能真值表即优先抢答者的编号，二是要使其他选手随后的按键操作无效，即对触发器的输出结果进行锁存。

74LS175具有四个独立的D 触发器，触发器是数字电路中能够实现记忆功能的基本逻辑器件，是二进制信息存贮器件。触发器具有两种能自行保存的稳定状态，用来记忆0或1两种逻辑状态。0或l 两种逻辑状态在实际电路中可以用低电压(逻辑0)和高电压(逻辑l)来实现，就是通常所说的线路中没电、有电两种情况。简单来说，触发器的工作就是将电能存下来或不存[6]。触发器所处的状态通常用其输出端的输出信号来表示。

例如，设正信号输出端为变量Q ，反信号输出端为变量Q ， 当Q=0 Q ，=1时，表示0状态; 当Q=1 Q ，=0时，表示l 状态。

触发器能够根据其输入端的不同输入信号，将JK 所处的状态置成0或l 。换句话说，在一定的外界信号作用下，触发器可以从一个稳定状态(0或l)翻转到另一个稳定状态(0或l)。并且，在置数信号消失后触发器能将新置入的0状态或l 状态保存下来，其输出端会持续地输出低电压或高电压[6]。触发器的这些功能完全满足智力竞赛抢答电路设计中“记忆”功能的要求。如右图为74LS175 引脚图。

74LS148为8线－3线优先编码器，表4.1.1为其真值表，表4.1.2为其功能表,图4.1.1为其管脚图。

Y 1Y 2

Y EX

Y s

Y 97614

15

S148

01234567874LS148161514

13

1211109I 4I 5I 6I 7S (E )Y 2Y 1GN D

V CC Y S Y EX I 3I 2I 1I 0Y 0

)

(b )

74LS148管脚图

表4.1.2 74LS148 8线—3线二进制编码器真值表

74LS148工作原理如下：

该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。

当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI 为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。

由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器

件的EI连接，以便组成更多输入端的优先编码器。

从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理。