spi-及其接口设计

SPI 接口的设计

第二章介绍了模数转换器的可编程控制架构，其中可编程控制功能的实现需要分成两部分：一部分为SPI 接口电路，以及其根据内部寄存器存储的数据产生的控制信号；另一部分是具体的电路受控模块。本章将介绍接口与数字逻辑电路的设计，包括应用于本模数转换器的SPI 接口与数字逻辑电路的设计、综合以及仿真验证。

3.1 数据通信接口 3.1.1 串行通信

基本的通信方式有两种：并行通信和串行通信。并行通信是指数据以成组的方式，在多条并行信道上同时进行传输。

串行通信指要传送的数据或信息按一定的格式编码，然后在单根线上，按位的先后顺序进行传送。接收数据时，每次从单根线上按位接收信息，再把它们拼成一个字符，送给CPU （Central Processing Unit ）做进一步的处理。收发双方必须保持字符同步，以使接收方能从接收的数据比特流中正确区分出与发送方相同的一个一个字符。串行通信只需要一条传输信道，易于实现，是目前主要采用的一种通信方式，它具有通信线少以及传送距离远等优点。

串行通信时，按数据的传送的方向可以分为单工、半双工和全双工等三种方式。

（1）单工（Simplex ）：数据线仅能向一个方向传输数据，两个设备进行通信时，一边只能发送数据，另一边只能接收数据。

（2）半双工（Half Duplex ）：数据可在两个设备间向任一个方向传输，但因为只有一根传输线，故同一时间内只能向一个方向传输数据，不能同时收发。

（3）全双工（Full Duplex ）：对数据的两个传输方向采用不同的通路，可以同时发送和接收数据，

串行通信有两种基本工作方式：异步方式和同步方式。采用异步方式（Asynchronous ）时，数据发送的格式如图3-1所示。不发送数据时，数据信号线呈现高电平，处于空闲状态。当有数据要发送时，数据信号线变成低电平，并持续一位的时间，用于表示字符的开始，称为起始位。起始位之后，在信号线上依次出现待发送的每一位字符数据，最低有效位0D 最先出现。采用不同的编码方案，待发送的每个字符的位数就不同。当字符用ASCII 码表示时，数据位占7位（60~D D ）。在数据位的后面有一个奇偶校验位，其后有停止位，用于指示字符的结束。停止位可以是一位也可以是一位半或两位。可见，用异步方式发送一个7位的ASCII 码字符时，实际需发送10位、10.5位或11位信息。如果

用10位来发送的话，就意味着发送过程中将会浪费30%的传输时间。为了提高串行数据传输的速率，可以采用同步传送方式。

一帧第n

个字符

图3-1 异步串行数据发送格式

同步方式（Synchronous ）中串行同步字符的格式如图3-2所示。没有数据发送时，传输线处于空闲状态。为了表示数据传输的开始，发送方先发送一个或两个特殊字符，称该字符为同步字符。当发送方和接收方达到同步后，就可以连续地发送数据，不需要起始位和停止位了，可以显著的提高数据的传输速率。采用同步方式传送的发送过程中，收发双方须由同一个时钟来协调，用来确定串行传输每一位的位置。在接收数据时，接收方可利用同步字符将内部时钟与发送方保持同步，然后将同步字符后面的数据逐位移入，并转换成并行格式，直至收到结束符为止。

图3-2 同步串行数据发送格式

3.1.2 SPI 接口简介

SPI(Serial Peripheral Interface)是由Motorola 公司提出的一种工业标准，后来交给Opencores 组织进行维护。SPI 模块是在MCU 与MCU 之间，或MCU 与外围设备之间实现近距离、全双工、同步串行传送的接口。与其它串行接口相比，具有电路结构简单、速度快、通信可靠等优点。通过SPI 接口，MCU 可以很方便的与外围芯片直接相连，用以传送控制/状态信息和输入/输出数据。

一个典型的SPI 模块的核心部件是一个8位的移位寄存器和一个8位的数据寄存器SPIDR 。通过SPI 进行数据传送的设备有主SPI 和从SPI 之分，即SPI 传送在一个主SPI 和一个从SPI 之间进行。图3-3给出了两个SPI 模块相互连接、进行SPI 传送的示意图，图左边是一个主SPI ，图右边为一个从SPI 。

图3-3 典型SPI模块

典型的SPI接口有四个引脚：MISO（主入从出）、MOSI（主出从入）、SCLK （串行时钟）和SS（从选择）。具体功能如表3-1。

表3-1 典型SPI接口引脚

传送时双方的MISO（主入从出）、MOSI（主出从入）、SCLK（串行时钟）同名引脚相连。SS引脚的定义有几种选择，因而有不同的连法。可以看到，主SPI和从SPI的移位寄存器通过MISO和MOSI引脚连接为一个16位的移位寄存器。主SPI的波特率发生器产生移位时钟SCLK。

主SPI启动传送过程，MCU向其SPIDR进行一次写入。写入SPIDR的数据被装载到SPI的移位寄存器。根据SCLK的8个周期，双方同步移位8次，移位寄存器中的内容交换，然后双方移位寄存器中的数据加载到各自的SPIDR，双方传送完成标志置1，完成一次传送。仅从传送路径上看，无所谓发送方和接收方。在一次传送开始之前发送方应将发送数据写入自己的SPIDR，该数据自动装载入移位寄存器。在一次传送完成后，接收方从SPIDR中读取接收数据[26]。

目前已有的SPI接口IP软核，XILINX公司的CoolRunner系列SPI主机IP核[27]（CoolRunner Serial Peripheral Interface Master IP Core），是通过有限状态机来控制SPI主机与从机以及微控制器之间的通信。Motorola公司的SPI核[28]是一个主从共用的IP软核，具有很高的可重用性和通用性。

3.2 SPI接口的设计与综合

3.2.1 设计方法、目标及流程

本文SPI接口采用自顶向下设计方法。自顶向下设计[29][30]是一种逐级分解、变换，将系统要求转变为电路或者版图的过程。从系统级（System Level Design）开始考虑系统的行为、功能、性能以及允许的芯片面积和成本要求，进行系统划分和功能设计。用行为语言描述每个方框的外特性，并将全部方框连在一起进行系统仿真（System Simulation）来验证系统设计的正确性。RTL级设计按照系统要求编写程序，一般使用Verilog HDL或VHDL语言进行编程，使之符合系统设计规定的外特性。RTL级设计的结果须经行为仿真（Behavior simulation），保证源代码（Source Code）的逻辑功能正确。

把源代码转换为网表的过程叫做综合。网表是使用Verilog语言对门级电路的结构性描述，它是最底层文件。网表是原理图的语言描述，对应着门级电路原理图。网表中所有的器件都包含有必须的工业参数，如温度特性、电压特性、固有门延时、输入阻抗、上升时间、下降时间、驱动能力、面积等[31][32]。由于这些工业参数的存在，使得门级仿真（Gate Level Simulation）十分接近于真实芯片的物理测试。经过门级仿真后再经过自动布局布线（Auto Place and Route），从而生成版图（Layout），经过物理验证和后仿真，就可以制版流片，并交付封装测试。整个流程如图3-4所示。

图3-4 自顶向下的设计流程

由上节可知，SPI接口有主从之分，本文设计重点为从SPI（Slave SPI）。这主要是由于本文的应用环境决定的。本文设计的ADC接口电路及数字逻辑电路的主要目标是实现外部主SPI对从SPI的初始化。要求从主SPI接收数据，配置内部的寄存器，实现相应的控制目标，产生相应的控制信号。不需要产生数据来配置其他的芯片，所以本文设计的SPI接口中就没有考虑波特率发生器，它只能从外部接收移位时钟。

首先，对所要设计的从SPI做整体规划，建立架构，并对系统进行层次划分。根据实际需要，将主SPI与从SPI之间的连接架构简单的归结为图3-5所