锁相环
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
MC145151-1参考地址码与参考分频比的关系
采用MC145151-1的5~5.5MHz本振电路
2 .0 48 MHz
OSCin
OSCo ut
fin MC14 5 15 1-1
RA2 RA1
RA0 VCO 5 ~5 .5 MHz f0
N1 3N1 2N1 1N1 0 N9 N8 N7 N6 N5 N4 N3 N2 N1 N0
OSCin OSCo ut VD D VS S
12 位÷R计数器
4
PDo ut
fin
1 VD D 21
14 位÷N计数器
PD B
9 V 8 R 10 fv
T/R
发射频偏加法器 23 22 25 24 20 19 18 17 16 15 14 13 12 11 N1 3 N1 1 N9 N7 N6 N4 N2 N0
锁定后没有频差
环路锁定后,输出信号与输入信号频率相等,没有剩余 频差(有微小固定相差)
自动跟踪特性
环路在锁定时,输出信号频率和相位能在一定范围内跟 踪输入信号频率和相位的变化
3、集成锁相环路及其应用
集成锁相环路简介 锁相环的应用
锁相倍频、分频与混频 锁相调频与鉴频 调幅波的同频检波 彩色电视机色副载波的提取 锁相接收机 主要技术指标 锁相频率合成器
PDo ut
5 17 16 14 3 LF 两种鉴相器 误差信号供选择 VCO 发射机调制 与1 6.7 MHz频偏
发射机信号 4 59 .0 25 ~ 4 59 .6 5 0 MHz (2 5 k Hz 步进)
R V
Mo d fin
MC10 15 4 双F/F
MC 12 01 1 ÷8/÷ 9
多环式锁相频率合成器
上图为三环频率合成器组成框图。它由wenku.baidu.com个锁相环路
组成。环路A和B为单环频率合成器,环C为混频环。
吞脉冲程序分频器
工作原理:设计数开始时模式控制输出1,双模前置分频器和两 计数器在输入脉冲作用下同时计数,当辅助计数器计满A个脉 冲后模式控制电路输出低电平0,辅助计数器停止计数,同时 使双模前置分频器分频比变为P。然后继续工作,主计数器也 继续计数满N个 脉冲后,使模 式控制电路重 新恢复高电平、 双模前置分频 器恢复(P+1)分 频比,各部件 进入第二个计 数周期。
环路的同步带和捕捉带
• 捕捉带
• 环路能捕捉的最大的输入信号频率变化范围。
• 同步带
• 在环路已进入锁定状态后,压控振荡器能跟踪 输入信号频率变化的范围。
• 又称为PLL的同步特性或非线性跟踪特性。
锁相环的基本特性
良好的窄带特性
环路相当于一个高频窄带滤波器,只让输入信号频率附 近的频率成份通过
在一定范围内ω o与 uc(t) 几乎成线性关系 有:ω =ωr +Aouc(t)
o
A0为VCO的压控灵敏度。
P=d/dt为微分算子
锁相环的相位模型及环路方程
锁相环的相位模型
1 e (t ) i (t ) o (t ) i (t ) Ad Ao AF ( p) sin e (t ) p
锁相频率合成是用锁相技术间接合成高稳定度频率 的合成方法,它由基准频率产生器和锁相环路两部 分构成。
设计步骤
根据设计要求选择合适的PLL芯片 环路滤波器参数的影响 系统的整体设计
集成锁相频率合成器是一种专用锁相电路。 它是发展很快、采用新工艺多的专用集成电 路。它将参考分频器、参考振荡器、数字鉴 相器、各种逻辑控制电路等部件集成在一个 或几个单元中,以构成频率合成器的电路系统。
环路方程
pe (t ) Ad Ao AF (t ) sin e (t ) pi (t )
瞬时频差 控制频差 固有频差
捕捉过程—环路由失锁进入锁定的过程
a. Δ ω i 较小→ud(t) 能顺利通过LF得 到uC(t) →控制VCO→环路锁定 b. Δ ω i较大→ ud(t) 通过LF有较大衰 减→ uC(t) 较小→经频率牵引过程 时间长→环路锁定 c. Δ ω i很大→ ud(t) 不能通过LF产生 uC(t) →VCO不受控→环路失锁
控制器的片选信号 到公用控制总线
÷64 /÷6 5或÷12 8/÷12 9
MC145151-1
MC145151-1是一块由14位并行码输入编程的的单模CMOS、LSI单片集成锁相频 率合成器,其组成方框图如图8―44所示。
26 27 3 2 PD A RA2 7 RA1 8 RA0 9 -2 12 ×8R OM 参考译码器 锁定 检测 28 PDLD
ud(t)=Ad sinΦe(t)其中Φe(t)=Φi(t)-Φo(t)
3. 乘积型鉴相器具有正弦规律的鉴相特性。
环路滤波器的电路模型
常见环路滤波器的形式
环路滤波器电路模型
微分方程 : uc(t)=AF(p)ud(t)
其中,AF(p)为传递函数。
压控振荡器的电路模型
压控振荡器的特性可用调频特性来表示 压控振荡器的电路模型
频率合成
集成锁相环简介
集成锁相环按其内部电路结构可分为
模拟锁相环和数字锁相环
集成锁相环按其用途可分为
通用型和专用型
集成锁相环按其工作频率可分为
低频(1MHz以下)、高频(1~30MHz)和 超高频(30MHz以上)
应用之一:锁相倍频、分频与混频
倍频电路框图
当反馈环路是分频器时→倍频电路 当反馈环路是倍频器时→分频电路 当反馈环路是混频器和中频放大器时→混频电路
0 11 10 00 1 00 0 =5 MHz 1 01 01 11 1 10 0 =6 .5 MHz
用于外部鉴相器(供选用) 参考振荡器 (或片内 振荡器) 8 18 15 19 OSCo ut fR fV LD 7 6 4 OSCin VD D VS S D3 D2 D1 D0 A2 A1 A0 ST 19 20 1 2 11 10 9 12 MC14 51 4— 61 失锁控制信号 接收机本振 4 43 .3 25 ~4 43 .9 50 MHz (2 5 k Hz 步进)
频谱纯度——输出信号接的正弦波的程度
单环式锁相频率合成器
由晶体振荡器产生标准频率源fs,经参考分频器R分频后,得到 参考频率fr = fs /R 送到鉴相器的一输入端,VCO输出频率fo经N分 频后送到鉴相器的二输入端 。环路锁定时有fr=fo /N,因此VCO 输出信号频率为fo = N fS /R= N fr 。即输出信号频率fo为输入参考 信号频率fr的N倍,改变N(分频系数)就可得到不同频率的输出
输出一误差电压,经环路滤波器变换后控制VCO
的频率,使其输出频率变化到接近 ωi ,且两信号 的相位误差为 φ(常数),这时环路锁定。
2、环路的捕捉
从信号的加入到环路锁定以前,称环路的捕捉过程。
3、环路的跟踪
• 环路锁定后,当输入基准信号的频率或相位发生某种变 化时,由于环路的反馈控制作用,压控振荡器的频率和 相位将随输入信号的变化而变化,使压控振荡器的频率 与输入信号频率相同且相位差固定为(φ)。 • 但变化范围是有限的。
跟踪带(同步带)
能够维持环路锁定所允许的最大固有频差 |Δ ω i| , 称为锁相环路的跟踪带或同步带。
跟踪带(同步带)和环路滤波器的带宽及 压控振荡器的频率控制范围有关。
环路的锁定、捕获和跟踪
1、环路的锁定
• 没有输入信号时,VCO以自由振荡频率ωo振荡。 • 有输入信号ui(t)时,
• 刚开始 ωi ≠ ωo。 • 当某时刻,ωi 和 ωo 接近到一定程度时,鉴相器
6L
7L
锁定检测
13
LD
PD A 锁存器 控制电路 锁存器L
5
PDo ut
15 L2 L3 1 0位÷N计数器 L4 L0 L1 PD B
fv
fin
3
7位÷A计数器
16 V 17 R
VD D: 端6 VS S: 端 4
控制逻辑
14
Mo d
MC145146-1地址码与锁存器的选通关系
采用MC145146-1的UHF移动无线电话频率合成器
2、锁相环路的性能分析
鉴相器的电路模型 环路滤波器的电路模型 压控振荡器的电路模型 锁相环的相位模型及环路方程 捕捉过程 跟踪过程 锁相环的基本特性
鉴相器的电路模型
鉴相器框图 鉴相器电路模型
分析
1.鉴相器的输出电压是ui(t)和uo(t)相位差的函数 。 2.典型的乘积型鉴相器中,鉴相器的低频分量输出为:
吞脉冲频率合成器
上图是用吞脉冲程序分频器构成的吞脉冲频率合 成器,其输出信号频率为:f0=(PN+A)fr 可见: fo提高了P倍,而频率间隔仍保持为fr 。
用MC145146构成的吞脉冲频率合成器
小结
锁相环路是利用相位的调节,以消除频率误差的自 动控制系统,它由鉴相器、环路滤波器、压控振荡 器等组成。 在锁相环路中,由失锁进入锁定的过程称为捕捉过 程;环路通过自身的调节来维持锁定的,称为跟踪 过程。捕捉特性可用捕捉带来描述,跟踪特性可用 同步带来描述。
频率合成器实例
由CD4046组成的频率合成器:
单环式频率合成器存在的问题
减小输出频率间隔和减小频率转换时间是矛盾的 。要 减小输出频率间隔,就必须减小输入参考频率fr。因 环路滤波器的带宽必须小于参考频率,因而环路滤波 器的带宽也要压缩。环路的捕捉时间或跟踪时间就要 加长,即频率合成器的频率转换时间加大。 锁相环路内接入分频器后,其环路增益将下降为原来 的1/N。当要求频率间隔很小时,其分频比N的变化范 围将很大,导致环路增益也大幅度的变化,从而影响 到环路的动态工作性能。 可编程分频器的分频比的数目决定了合成器输出信道 的数目,而程序分频的输入频率就是合成器的输出频 率。由于可编程分频器的工作频率比较低,无法满足 大多数通信系统中工作频率高的要求。
锁相环电路
锁相环路的基本工作原理 锁相环路的性能分析 集成锁相环路及其应用
1、锁相环路的基本原理
组成框图
工作原理
ui(t)和VCO的uo(t) 在PD中进行比较,PD输出的误差电 压ud(t)是二者相位差的函数。如果两者频率相同,相 位差恒定,则经LF后无输出;如果两者频率不同,则 经LF后得到控制电压去控制VCO的振荡频率,直至环 路进入“锁定”状态。
应用之二:锁相调频和鉴频
锁相环调频 锁相环鉴频
锁相环使VCO的中心 频率稳定在晶振频率 上,同时调制信号也 加至VCO上,从而实 现调频
当输入调频波的频率发生 变化时,经PD和LF后将得 到一个与输入信号的频率 变化相同的控制电压,即 实现鉴频
应用之三:调幅波的同步检波
原理框图
工作原理
在对DSB及SSB调幅信号解调的同步检波器中, 必须有一与载波信号同频同相 的同步参考信号。 图中用载波跟踪锁相环路,在VCO输出端经900移 相后而得到该信号 。
应用之四:彩色电视色副载波的提取
原理框图
工作原理
在彩色电视中,为了重现彩色,接收端必须要有与
发送端完全相同的色副载波。而其中的色同步信号 是其产生的基准。图中利用锁相环使VCO产生的色 副载波,根据锁相环的工作特点,该信号的频率和 相位受输入端色同步信号的控制。
应用之五:锁相接收机
原理框图
工作原理 通过锁相环VCO产生本振频率,实现对输入信号
捕捉带(Δ ω p )—— 环路由失锁进入锁定所 允许信号频率偏离ω r的最大值。 捕捉时间(τ P )——环路由失锁状态进入锁定 状态所需的时间
跟踪过程—环路维持锁定的过程
跟踪过程(同步过程)
如果输入信号频率ω i 或VCO振荡频率ω o 发生变化, 则VCO振荡频率ω o跟踪ω i 而变化,维持ω o =ω i 的锁定状态,称为跟踪过程或同步过程。
频率的跟踪,保证输出中频信号频率相对稳定。
频率合成器的主要技术指标
频率范围
——频率合成器的工作频率范围
频率间隔
——相邻频率之间的最小间隔,又称分辨力
频率转换时间
——从一个工作频率转换到另一个工作频率,并达 到稳定工作所需要的时间
频率稳定度与准确度
稳定度——在一定时间内频率偏差标称频率的程度 准确度——实际工作频率与标称频率之间的偏差
MC145146-1
MC145146-1是一块20脚陶瓷或塑料封装的,由四位总线输入、锁存器选通 和地址线编程的大规模单片集成锁相双模频率合成器,图8―41给出了它的方 框图。
7 OSCin 8 OSCo ut L5 D0 D1 D2 D3 A2 A1 A0 ST 2 1 20 10 11 10 9 12 1 2位÷R计数器 18 fR