模拟版图中的典型器件--青软

流子是沿着晶体管断面的垂直方向运动，就称为纵向；如果载流子是沿着晶
体管断面的水平方向运动，就称为横向。一般是纵向C包裹Ｂ，B包裹E； 横向是CE被Ｂ包裹。
BIPOLAR
下面我们通过制备一个纵向（Vertical）NPN管的过程来进一步理解器 件的版图。 第一步：制作集电极区（Collector）
首先，用一个N型区域构建集电区。
WELL电阻-NWELL电阻
四、well电阻 1、nwell电阻
画法：两端用 ndiffusion cont接出， 有效部分是两端cont 间的部分，有效部分 加res dummylayer。
WELL电阻-PWELL电阻 四、well电阻
2、pwell电阻 画法：两端用 pdiffusion cont接出， 有效部分是两端cont 间的部分，有效部分 加res layer。（别忘 记pdiffusion要包 pimplant）
BIPOLAR PAD
DIODE
ESD
电 感
电阻
电阻（Resistance）作为集成电路模拟版图中最常见的器件，类型有多 种，版图设计要求也较高。电阻最常见的类型主要有： Metal Res ：阻值非常低
Poly Res
Diff Res Well Res
: 阻值较低
：阻值较高 ：阻值非常高
Netlist中的调用：
实现了BIPOLAR的快速、MOS的高密集度。
BIPOLAR
我们之前学习过PN结中，N型区域存在大量电子，P型区域存在大
量空穴。在ＰＮ结上加一正向电压，ＰＮ结导通。 如果我们在这个ＰＮ结的顶端再加一个Ｎ层，并在两个Ｎ层之间加 一个更高的电压，结果会是什么样子的呢？
BIPOLAR
三极管的三极
我们可以根据右图的电路来学习一 下，如果想让下面的ＰＮ结导通， 需要一个偏置电压（0.8V），电子 通过P区向左运动（从E到B）。
BIPOLAR
三个区域都已经形成，下面只要引出引脚就好了。
这种情况就是C包裹Ｂ，B包裹E。这里我们可以想一想它的版 图会是什么样子的。
BIPOLAR
下面我们来看一下PNP是什么样子的？
在基于bicmos工艺制备纵向PNP管时，需要用额外的一层来充 分的隔离底部的集电区，（不可能所有的 P型硅外延都算作集电 区，需要隔离出来一部分），因此需要在下面多一层N型扩散层， 作为隔离层。 额外添加一层材料就意味着需要更多的工艺步骤，花更多的钱， 存在更多的出错几率，所以，基于bicmos工艺的PNP管子大多 是横向的（Lateral）。
四、多个电阻放置应朝同一个方向，尽量不要从电阻上走线，串
联的电阻要交叉对称放置。
电容
电容（Capacitance）同样是集成电路模拟版图中最常见的器件，类型也 有多种，常见的类型主要有： Polyl Cap ：会用到两层Poly来实现
Mos Cap
Mim Cap Metal Cap
: 利用Mos的Gate与其Source和Drain来实现
电容注意事项
有时会把电
容做成小的单位 电容，具体摆放
时可以根据不同
电路中电容的容 值摆放多个单位
电容来实现空间
的有效利用。
电容及DUMMY的摆放
在要求较 高的时候 电容的摆 放需要加 Dummy
电容及DUMMY的摆放
可以说电阻电容在模拟电路中即普通又特殊。普通在于它们是模拟电路 中最普通不过的器件。特殊在于它们的不请自到，它们寄生在版图中的每个
进行电容连线时要分清电容的正负极， 如右图，正极为|端。
MOS电容
一、mos电容 画法：poly是电容 的一端，一般为正 极。 source&drain 接在一起做电容的 另一端，为负极。 还有另一种画法， 和普通mos画法一 样。(下页）
MOS电容
mos电容: Gate为正极 Source/Drain 为负极。 容值很小一般 作为Chip中 Power的高频 滤波之用。
电容与其相关的电路不易离太 远，在layout电容时，其面积要计 算清楚（有些是定义W/L）。 电容的摆放也要注意，尽量均
匀、对称。（如右图，如果c1与c2
电容的个数是1：8，摆放就按右 图）。
电容上面严禁走线，尤其是
信号线。
电容注意事项
在要求不是很 高的时候电容 的形状可以根 据block的摆 放调整。（注 意cap上面有 跑线）。
确每个电阻的具体Width/Length数值。如果没有明确，可以根据lvs
Commandfile中的定义算法自己算出所需数值。 二、电阻两端必须用metal引出，不能跳poly或diffusion。 三、电阻加dummy时，dummy电阻与电阻space要一致，长度也 要一致。电阻要单独围ring,与其他的device隔开。
模拟版图中的典型器件
模拟版图中的典型器件
在模拟版图设计中，我们会经常遇到电阻、 电容、三极管、二极管、电感等各种模拟器件。
对于一个完整的CHIP来讲PAD、ESD器件、
SEAL_RING、FUSE等特殊器件的版图设计也是至
关重要。下面我们就来学习一下这些典型器件
的版图设计。
模拟版图中的典型器件
电 电 阻 容 FUSE SEAL RING
$L=2.5e-06
LVS Commandfile 中的定义：
DEVICE Q(PV) emit emit:1 base:1 coll:1
BIPOLAR
双极型晶体管尺寸小所以RC较低，所以相应开关速度会提升。虽 然可以实现比Cmos更快的开关速度，可以提供较大的驱动能力，但是 由于其较大的功耗使得其使用范围大大缩小。纯粹的BIPOLAR工艺主 要应用于功率IC。现在很多Foundry厂都会在CMOS工艺的基础上增加 一部分工艺来实现BICMOS，利用BIPOLAR的高驱动能力来当输出级。
当这些电子遇到来自顶部（C端） 的一个更大的电压时，电子会怎么 走？
我们的P型区域很薄，那些流进正 偏PN结的电子大部分都跑到上面 的Ｎ区。 底部的Ｎ区发射电子并被顶部的Ｎ 区收集，因此底部Ｎ区被成为发射 极（Emitter），顶部的Ｎ区被称为 集电极（Collector），中间的P型 区为基极（Base）。
POLY电容
二、poly电容
画法：由poly1 和poly2组成， 需要用metal连 接出去，一般 poly2为正极。
POLY电容
二、poly电容
ห้องสมุดไป่ตู้
右图为poly电 容的剖面图
MIM电容
三、MIM电容
就是（MetalInsulator-Metal） 金属-绝缘体-金属 结构。 画法：一般是顶层 metal与倒数第二 层metal之间新加 了一层CTM层次。 一般把MIM电容划 为metal电容。
BIPOLAR
电阻电容我们讲完了再讲一下三极管，我们用到最多是双极型晶体管 （Bipolar）。双极型晶体管类型主要有两种： NPN型 ：一般N型区作为发射极
PNP型
: 一般P型区作为发射极
双极型晶体管的做法主要有两种：横向和纵向。 Netlist中的调用：
QQ1
VDD VIN VON PV M=1 $EA=1e-10 $W=4e-05
电阻及DUMMY的摆放
电阻体两侧 Dummy 还 可以作为填 充的作用。
电阻及DUMMY的摆放
电阻矩阵可以很好的实现多个电阻阻值不同的有效摆放
电阻
电阻体有时
会覆盖一层
临近金属层
作为对电阻
的屏蔽保护
措施。
电阻
电阻注意事项 电阻注意事项
一、 画电阻时，要注意其阻值的算法，有经验的前端设计人员会明
位于N型埋层上方有一个特殊掺杂的P型区，它并不覆盖整个N型埋层，因为 还有一部分被注入的N型接触区在这儿。 由于P型外延，使得整个区域已经成为P型，由于必须十分小心的控制P型基区 的杂质浓度，故对其进行了专门的注入，必须保证注入的P区很浅以得到更快的开 关速度。
P型外延和基区的P型区域浓度不一样，为了区分基区的画成绿色。
BIPOLAR
第三步：制作发射极区（Emitter） 由于基区/发射区结的制备比基区/集电区结的制备要重要的多。因为
发射区的电子不能轻易越过势垒，但是，一旦电子通过了基区，集电区就
好似个接收站，不需要特别控制。 N型发射区的面积比N型集电区要 小。
BIPOLAR
第三步：制作发射极区（Emitter） 根据上面的分析我们得出N型发射区的面积比N型集电区要小的结 论。 而且在基区扩散以后，其水平方向的宽度远大于所需要的尺寸， （P型区域要很薄），我们就把发射区放这里。
BIPOLAR
三极管的功耗为什么比较大
之前我们说过bipolar的器件一般 功耗比较大，这里我们可以看出， 在这个电路中，仍然会有部分的 电子通过P区向左移动，也就是 说会有电流从B端流向E端，这部 分电流其实是一个损失（但是如 果不加这个电压，这个三极管是 不工作的，此处可认为是一个开 关）。 双机型晶体管工作时，基极一定 存在电流，而且双极型晶体管开 关的越快，需要的电流越大，所 以说
双极型晶体管需要更多的功耗。
BIPOLAR
大家知道在场效应管（就是常说的mos管）中，栅的长度L决定了器件
的速度，在双极型管中，由什么决定呢？ 通过上面的学习，可以知道，NPN的速度由P区的宽度决定，两个N区 之间的距离越短，在这个区域中开关电流的速度就越快。 而在制作工艺上，有纵向和横向之分，我们一般可以理解为：如果载
METAL电容
三、metal电容
画法：一般 是利用多层 metal之间的 相互寄生效 应来实现。
METAL电容
Metal电 容中的 “夹心” 电容。
METAL电容
Metal电容 中的“梳 妆”电容。 有些也叫 “手指状” 电容
电容注意事项
电容无论以何种方式做，都应该用ring圈起,与其他器件隔开。
角落，无论是数字版图还是模拟版图。怎样去有效的避免和利用这些寄生出
来的不速之客是版图设计者必须考虑的事情，也是一个优秀的版图设计者的 必备素质。这就需要我们版图设计工程师在版图设计工作开始之前就要仔细
斟酌，跑线的长短、跑线的宽度、跑线的层次、跑线的距离等很多因素都要
考虑，只有这样我们才能随着工作资历的增加工作素质才能全面提高，不然 的话只能成为一名Layout Engineer ，永远不会成为Layout Designer。
RR1 A B 24000 $[RNDD] LVS Commandfile 中的定义：
DEVICE R(RNDD) rndddev hvndr hvndr
METAL电阻
一、Metal电阻 画法：两端用Via接 出，或是直接Metal 连接。有效部分是两 端Via中间的部分， 附加res Dummy layer。这种电阻非常 少见，一般会用寄生 的方式实现。
POLY电阻
二、poly电阻 画法：两端用 poly cont接出， 有效部分是两端 cont间的部分， 有效部分加res dummylayer。 （不同的制程层 次不一样）
NWELL的应用主要是起到更好的保护隔离作用。
DIFFUSION电阻
三、diffusion电阻 画法：两端用 diffusion cont接出， 有效部分是两端cont 间的部分，有效部分 加res dummylayer。 有p/n diffusion之分 （不同的制程层次不 一样）
注：我们此处的工艺都是基于bicmos的，都是P型硅外延。
BIPOLAR
然后在N区顶部通过外延生长一层P型材料，通过扩散，集电区面积就 变得更大，浓度也更均匀。 为了把Ｎ区埋层材料引出来，另外注入一个足够深的Ｎ型杂质和Ｎ型埋 层相接触，从顶部看到的Ｎ型注入区就成为集电极的接触端。
BIPOLAR
第二步：制作基极区（Base）
：利用两层金属和其之间CTM来实现 ：利用两层甚至更多层金属层来实现，有时会利用Poly跟
metal来实现
Netlist中的调用： CC1 A B 2.4p $[MP]
LVS Commandfile 中的定义：
DEVICE C(MP) pmcapdev pgate psd
电容
电容的形状一般是方形最好，但有时根据需要， 在保证有效面积不变的情况下，形状可以随意调整 （主要是根据block的形状与摆放做相应调整，保证 block为矩形）。
电阻及DUMMY的摆放
电阻与其Dummy要保持严格的方向一致，两侧的 Dummy长度要与电阻本身长度相同，两端的Dummy长度可 以根据实际情况调整。
电阻及DUMMY的摆放
Res Dummy 可以只用到电阻体层次，其它层次可以不用
电阻及DUMMY的摆放
电阻体两侧 Dummy 可以适当缩小Width，只保持与电阻 体的长度一致。