计算机组成原理实验指导书
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《计算机组成原理》课程实验指导书
计算机科学与技术专业09级本科
网络工程专业09级本科
胡明编写
佛山科学技术学院计算机系
2011年3月
本课程实验时数为12学时,实验内容由五个实验组成:存储器实验、运算器组成实验、微控制器实验、总线控制实验、基本模型机设计与实现实验,前四个实验各2学时,基本模型机设计与实现实验4学时。
通过实验可以使学生加深对理论课程的理解,有助于学生理论知识的掌握和提高。
“计算机组成原理”实验注意事项
1.注意人身安全和仪器设备安全。
2.使用前后均应仔细检查主机板,防止导线、元件等物品落入装置内导致线路短路、元件损坏。
3.电源关闭后,不能立即重新开启,关闭与重新开启之间至少应有30秒间隔。
4.完成实验后,经教师检查实验结果后才可关闭电源及拆线。
5.先关闭电源,再拆线;拆线时,一手按住主机板,一手拔排线;不要使劲拔线。将排线整理好后放在抽屉里。整理、摆放好仪器设备。
5.注意卫生,保持实验室内清洁,不要将食物带入实验室内,不乱丢纸屑和杂物。6.实验时应遵守纪律,不得大声喧哗,不得打闹。
7.认真实验、撰写实验报告。
计算机组成原理实验注意事项............................................................I 计算机组成原理实验仪器介绍 (1)
实验一存储器实验 (2)
实验二运算器组成实验 (5)
实验三微控制器实验 (10)
实验四总线控制实验 (20)
实验五基本模型机设计与实现 (23)
参考文献
[1]杨小龙.计算机组成原理与系统结构实验教程.西安电子科技大学出版社,2004
[2]唐朔飞.计算机组成原理.高等教育出版社,2002
T D N-C M++计算机组成原理教学实验系统简介
本实验仪由运算器、微程序控制器、半导体存储器、数据通路、时序发生器、时钟电路、模拟输入输出的逻辑开关、电平显示电路及电源等组成。系统各部分电路均已做在一块印刷板上,各种信号均已引到相应的接线插头上。
一、运算器单元(ALU UNIT)
1.运算器单元(ALU UNIT)
2.寄存器堆单元(REG UNIT)
二、计数器与地址寄存器单元(ADDRESS UNIT)
三、指令寄存器单元(INS UNIT)
四、时序电路单元(STATE UNIT)
五、微控器电路单元(MICRO-CONTROLLER UNIT)
六、逻辑译码单元(LOG UNIT)
七、主存储器单元(MAIN MEM)
八、输入设备单元(INPUT DEVICE)
九、输出设备单元(OUTPUT DEVICE)
十、总线单元(BUS UNIT)
十一、控制信号发生单元(W/R UNIT)
十二、外总线单元(EXT BUS)
十三、扩展单元(EX UNIT)
十四、逻辑信号测量单元(OSC UNIT)
十五、单片机控制单元(8051 UNIT)
十六、开关单元(SWITCH UNIT)
十七、指示灯单元(LED UNIT)
十八、PLD单元
十九、接口实验板单元
实验一存储器实验
一、实验目的
1.掌握半导体存储器芯片(SRAM)的工作原理与使用方法。
2.对存储器进行读、写操作。
二、实验设备
1.TDN-CM++计算机组成原理教学实验系统 1台
2.排线若干
三、实验原理
实验原理图见图1-1。
图1-1 存储器实验原理图
存储器实验电路由半导体存储芯片6116、8位地址寄存器AR、总线、三态门等组成。
6116是2K×8位的SRAM,它有(A0~A10)11根地址线,8个输入、输出端,以及片选控制端和读写控制端。在本实验中,地址线只用了(A0~A7)8根,可对多达256个单元进行读写。
6116有三个控制线:CE(片选线)、OE(读线)、WE(写线)。当片选有效(CE=0),且OE=0时,
进行读操作;当片选有效(CE=0),且WE=0时,进行写操作。本实验中将OE常接地,在此情况下,当CE=0、WE=0时进行读操作;当CE=0、WE=1时进行写操作。
实验中的控制信号、地址信号和数据,均由操作面板上的逻辑开关提供。
SW→为“0”时,若LDAR为“1”,CE为1,则T3'信号上升沿到来时,数据开关D7~D0设B
定的地址送入地址寄存器AR。
SW→为“0”时,若LDAR为“0”,CE为“0”,WE为“1”,当T3'上升沿到来时,总线上的B
数据写入RAM的存储单元内。
当B
SW→为“1”,LDAR为“0”,CE为“0”,WE为“0”时,读出RAM数据送到总线上。
图1-2 实验接线图
四、实验步骤及任务
1.对照图1-2 实验接线图连线,仔细检查线路无误后,接通电源。(由于存储器模块内部的连线已经接好,因此只需完成实验电路的形成、控制信号模拟开关、时钟脉冲信号T3与存储模块的外部连接。)
2.将State Unit的“STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”状态。(这样,每按动一次微动开关Start,则T3输出一个单脉冲。)
3.按存储器实验实验步骤与显示结果表(见表1-1)的顺序对表中的环节进行置“1”或置“0”,观察显示灯B7~B0、AD7~AD0的显示结果。