示波器的DDC(数字下变频)技术详解
示波器的DDC（数字下变频）技术详解
如今随着电子产品设计的日趋复杂，DDC介绍R&S示波器硬件实现的DDC3.1 I/Q解调中的DDC3.2 频谱分析中的DDC
示波器频谱分析功能一般采用FFT（Fast Fourier Transformation）即快速傅里叶变换。传统数字示波器的频谱分析原理框图如图13所示。
图13 传统数字示波器频谱分析框图
模拟信号经过ADC后变成数字信号，之后选择不同的窗函数进行加窗处理，最后直接做FFT将信号变换到频域。通过该种处理方式得到的频谱范围为0Hz至最大频率（通常数值上等于ADC采样率的一半），例如ADC采样率为5GSa/s，那么FFT得到的频谱范围为0Hz至2.5GHz。如果要观测某一段的频谱，则通过软件显示放大（Zoom）的方式将频谱放大显示到该频段。这种传统示波器频谱分析方式的好处在于，所有处理过程采用软件计算，且算法简单，因此便于实现。但如果追求更快的实时频谱测量或者更高精度的频谱分析，这种传统的处理方式就会显得非常困难。由于采用全软件的处理方式以及一直是对整个频率范围（0Hz至最大频率）做计算，因此处理速度会很慢，无法做到实时或者准实时的频谱分析。另外在示波器设置方面也会很复杂，需要不断的调整时域参数（如时基、采样率等）来满足需要的频域参数设置。最重要的是，受到示波器存储深度的限制，并且通常使用的FFT点数只有几K，因此频率分辨率即最小能区分的频率大小会非常有限，通常情况下很难达到一个理想的频率分辨率。
一般来讲，频率分辨率有两种解释。一种解释是，表示在FFT中，两个相邻频率点间的最小频率间隔，如公式(5)所示：?f = fs / N = 1 / t (5)
其中，?f表示频率分辨率，fs表示ADC采样频率，N表示FFT的计算点数，t表示采集信号的时间长度，也就是捕获时间。可以看出，信号采集时间t越长，频率分辨率?f越小，也就是频率分辨力就越好。
第二种解释是，频率分辨率可以用分辨率带宽（RBW）来表示。RBW定义为窗函数主瓣3dB带宽，如图14所示：
一种新型直接抽取算法的数字下变频设计
一种新型直接抽取算法的数字下变频设计 【摘要】为了简化卫星导航接收机框架，提出一种基于数字信号抽取的下变频方法。通过分离和累计法，人们发现了一种具有高频率数字载波信号的直接下变频方法。这种方法不仅具有结构简单、速度高和计算简单的特点，还能够很好的保持导航电文和多普勒信息，但这种方法有可能会使S/N信号和接收机的灵敏度降低：分析和仿真结果显示，它对接收机的定位灵敏度没有任何的影响。 【关键词】数字下变频；抽取算法；BPSK 1.引言 卫星导航接收机通常采用超外差的体系结构，在模拟的超外差接收机前端，许多的数字下变频是通过使用混频器和本地振荡器接收IF信号。低通滤波器消除了高频率分量，然后便可以得到不同频率的下变频信号，与低IF模式和零IF 模式相比，它具有高增益、高抑制和无本地振荡泄漏的特点，但是它的结构复杂和功率损耗较高[2]。 数字接收器具有高集成度、低功耗和低成本的特点，因此，它是无线电接收器的发展趋势[3]。数字下变频方法能够通过数字调音台、CIC滤波器或者重采样方法把一个高频率信号转变成低频率信号[4-5]。在本文中，抽取算法和提取信号是为了得到BPSK调制信号的下变频，与CORDIC方法相比，数字下变频方法只需要添加点操作就可以节省许多的时间和CPU空间。在处理导航数据或CDMA数据时，除了采样IF算法外，还需要重采样和复杂的数字算法。 2.抽取算法的原理 假设在模数转换之前，信号的频率为，抽样频率是。对于BPSK调制的信号，载波频率和振幅是不变的。经过A/D转换后，信号为是一个行向量，向量的位数等于A/D转换器的位数。无相位转换的载波抽样信号有如下关系： 如果相位在周期发生转换，并且是在和周期之间发生，由于相位变化是，最后的抽样值不如前个抽样值，。如果>，在抽取的过程中相变不会发生，那么便会在下个周期发生。因此，在抽取期发生的相变将提前或推迟以适应周期的开始或结束，从而导致部分代码相位误差。 3.灵敏度和准确度的影响 抽取和量化将会造成信号信息的丢失，此量化误差是依赖于量化比特数和阀值。通过选择合适的阀值可以使量化的损失减少，通常情况下，实验中的量化是0.55dB[7]。抽取值可以改变相变的位置。如果累计的最大数目是，它可以使相位的过渡时间提前或滞后正确点的，是抽样周期。相变错误也影响相关积分结果，这会使接收器的灵敏度降低。考虑了多普勒频移，相变误差均匀分布的区域是，
数字示波器的简单使用
预备实验：数字示波器使用方法（简介） 内容提示：1、数字示波器功能简介 2、示波器面板照 3、示波器各按钮操作功能 4、示波显示状态的含义 5、常用功能按钮的操作 6、垂直控制按钮的操作 7、水平控制按钮的操作显示 8、触发电平控制按钮的操作 9、操作注意事项 10、显示、测量直流信号 11、显示、测量交流信号 一、数字示波器功能简介 数字示波器是一种小巧，轻型、便携式的可用来进行以接地电平为参考点测量的数字式实时示波器。它的屏幕既能显示被测信号的波形，还能显示被测信号的电压幅度、周期、频率等有关电参数。 ADS1000CA特点： ●全新的超薄外观设计、体积小巧、携带更方便 ●彩色TFT LCD 显示，波形显示更清晰、稳定 ●双通道，带宽: 25MHZ-100MHZ ●实时采样率：1GSa/s ●存储深度：2Mpts ●丰富的触发功能：边沿、脉冲、视频、斜率、交替、延迟 ●独特的数字滤波与波形录制功能 ●Pass/Fail 功能 ●32 种自动测量功能 ●2 组参考波形、20 组普通波形、20 组设置内部存储/调出；支持波形、设置、CSV 和位图文件U 盘外部存储及调出 ●手动、追踪、自动光标测量功能 ●通道波形与FFT 波形同时分屏显示功能 ●模拟通道的波形亮度及屏幕网格亮度可调 ●弹出式菜单显示模式，用户操作更灵活、自然 ●丰富的界面显示风格：经典、现代、传统、简洁 ●多种语言界面显示，中英文在线帮助系统 ●标准配置接口：USB Host：支持U 盘存储并能通过U 盘进行系统软件升级； USB Device：支持PictBridge 直接打印及与PC 连接远程控制；RS-232
基于matlab的简单数字下变频器的设计
一、课程设计问题的提出： 试设计一数字下变频器，并用matlab 仿真； 二、二、解决问题的原理、技术方案解决问题的原理、技术方案解决问题的原理、技术方案以及以及matlab 验证验证： ：数字下变频器的原理说明： 数字下变频器(D DC)是接收机A ／D 变换后，首先要完成的处理工作，一般的DDC 由本地 振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用：其一是把中频信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D 采样后信号从中频变换,到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。NCO ，混频器，数字滤波器速率要等于采样率，采样率低于600MHz ，很难实时的在FPGA 中进行处理。 数字下变频器的基本结构： NCO ：产生正余弦序列，即I/Q 两路信号。 CIC 滤波器，适用于系统中的第一级抽取和进行大的抽取因子的抽取工作，并降低速率。FIR 滤波器，完成对整个信道的整形滤波。DDC 主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP 或FPGA 等通用芯片。
NCO采用的直接数字频率合成技术(DDS)是一种实用的频率合成技术，DDS由相位概念出发直接合成所需波形的一种新的频率合成技术。DDS合成技术采用了简便和有效的查表法。 运用matlab进行NCO的仿真： 程序： t=0:0.001*10^(-6):10^-6; I=110*cos(7*(10^7)*t-0.5*pi); subplot(2,1,1);plot(t,I);grid on; Q=110*sin(7*(10^7)*t+0.5*pi); subplot(2,1,2);plot(t,Q);grid on; 信号的频率为11.2MHz CIC滤波器： CIC滤波器,即级联积分梳状滤波器,具有结构简单,便于处理,运算速度快等特点。CIC 滤波器的积分器H1(Z)是不稳定系统,如果不采取措施,它们级联后会出现溢出现象。另外,
PWM变频控制技术
PWM 变频控制技术 变频调速原理 变频器工作原理：变频器是利用电力半导体器件的通断作用把电压、频率固定不变的交流电变成电压、频率都可调的交流电源。在诸多交流异步电动机调速技术中，如调压调速、变极调速、串级调速、滑差调速、变频调速等，其中由于变频调速具有的优点： （1）调速时平滑性好，效率高； （2）调速范围较大，精度高； （3）起动电流低，对系统及电网无冲击，节电效果明显； （4）易于实现过程自动化； 因此，变频调速技术是当前应用最广泛的一种调速技术。在中小功率的变频调速系统中使用最多的变压变频调速，简称U/F 控制，相应的变频调速控制器为电压源型变频调速器（VSI ）。由电机学知识可知异步电动机的转速与电源频率有以下关系： )1(60s p f n -= （2-1） 式中：n —电机的转速（r/min ）； p —磁极对数； s —转差率（％）； f —电源频率（Hz ）。 从式（2-1）可以看出，改变电源频率就可以改变电机转速。另外，根据的电势公式知道，外加电压近似地与频率和磁通的乘积成正比。即 φf C E U 1≈∝ （2-2） 式中C 1为常数。因此有： f U f E =∝φ （2-3） 若外加电压不变，则磁通随频率而改变，如频率下降，磁通会增加，造成磁路饱和，励磁电流增加，功率因数下降，铁心和线圈过热，显然这是不允许的。为此，要在降频的同时还要降压，这就要求频率与电压协调控制。此外，在很多场合为了保持在调速时，电动机产生最大转矩不变，也需要维持磁通不变，这亦由频率和电压协调控制来实现。通过改变异步电动机的供电频率，从而可以任意调节电机转速,实现平滑的无级调速。 SPWM 模式下交直交变频器工作原理 SPWM 波形就是在进行脉宽调制时，使脉冲系列的占空比按正弦规律来安排。当正弦值为最大值时，脉冲的宽度一也最大，而脉冲间的间隔则最小。反之，当正弦值较小时，脉冲的宽度也小，而脉冲间的间隔则较大，如图所示。这样的电压脉冲系列可以使负载电流中的谐波成分大为减小，
数字示波器使用方法
数字示波器因具有波形触发、存储、显示、测量、波形数据分析处理等独特优点，其使用日益普及。由于数字示波器与模拟示波器之间存在较大的性能差异，如果使用不当，会产生较大的测量误差，从而影响测试任务。 区分模拟带宽和数字实时带宽 带宽是示波器最重要的指标之一。模拟示波器的带宽是一个固定的值，而数字示波器的带宽有模拟带宽和数字实时带宽两种。数字示波器对重复信号采用顺序采样或随机采样技术所能达到的最高带宽为示波器的数字实时带宽，数字实时带宽与最高数字化频率和波形重建技术因子K相关（数字实时带宽=最高数字化速率/K），一般并不作为一项指标直接给出。从两种带宽的定义可以看出，模拟带宽只适合重复周期信号的测量，而数字实时带宽则同时适合重复信号和单次信号的测量。厂家声称示波器的带宽能达到多少兆，实际上指的是模拟带宽，数字实时带宽是要低于这个值的。例如说TEK公司的TES520B的带宽为500MHz，实际上是指其模拟带宽为500MHz，而最高数字实时带宽只能达到400MHz远低于模拟带宽。所以在测量单次信号时，一定要参考数字示波器的数字实时带宽，否则会给测量带来意想不到的误差。 有关采样速率 采样速率也称为数字化速率，是指单位时间内，对模拟输入信号的采样次数，常以MS/s表示。采样速率是数字示波器的一项重要指标。 1.如果采样速率不够，容易出现混迭现象 如果示波器的输人信号为一个100KHz的正弦信号，示波器显示的信号频率却是50KHz，这是怎么回事呢？这是因为示波器的采样速率太慢，产生了混迭现象。混迭就是屏幕上显示的波形频率低于信号的实际频率，或者即使示波器上的触发指示灯已经亮了，而显示的波形仍不稳定。混迭的产生如图1所示。那么，对于一个未知频率的波形，如何判断所显示的波形是否已经产生混迭呢？可以通过慢慢改变扫速t/div到较快的时基档，看波形的频率参数是否急剧改变，如果是，说明波形混迭已经发生；或者晃动的波形在某个较快的时基档稳定下来，也说明波形混迭已经发生。根据奈奎斯特定理，采样速率至少高于信号高频成分的2倍才不会发生混迭，如一个500MHz的信号，至少需要1GS/s的采样速率。有如下几种方法可以简单地防止混迭发生： ·调整扫速； ·采用自动设置（Autoset）； ·试着将收集方式切换到包络方式或峰值检测方式，因为包络方式是在多个收集记录中寻找极值，而峰值检测方式则是在单个收集记录中寻找最大最小值，这两种方法都能检测到较快的信号变化。 ·如果示波器有Insta Vu采集方式，可以选用，因为这种方式采集波形速度快，用这种方法显示的波形类似于用模拟示波器显示的波形。 2.采样速率与t/div的关系 每台数字示波器的最大采样速率是一个定值。但是，在任意一个扫描时间t/div，采样速率fs由下式给出： fs=N/(t/div) N为每格采样点
数字下变频仿真
数字下变频仿真原理： 信号采样的频谱 调频信号：02 ()cos *(2/2)s x K t n f nt π=+ 00022 02 *cos(2/)cos(2)cos(2) cos(4*/2*/2)cos(*/2) s s s s x f n f f nt f nt f nt K t K t K t ππππ=+=++ 0002022 *sin(2/)cos(2)sin(2) sin(*/2*/2)sin(*/24) s s s s K t K t K x f n f f nt f nt f nt t ππππ+-=-+=-+ 因为f 0=30MHz ，整体向左平移30MHz 。 -40-20 带宽为5MHz 通过仿真得到()x n 的时域波形和频域波形，如下图所示。 clc;clear all;close all; f0=30e6; 中心频率 B=5e6; 带宽 T=30e-6; 脉冲宽度 fs=40e6; 采样频率 N=T*fs; 采样点数 K=B/T; 频率变换率 ts=1/fs; 采样周期
t=-T/2:ts:T/2-ts; x=cos(2*pi*(f0*t+K*t.^2/2)); figure(1); title('时域波形'); xlabel('point '); figure(2); plot(abs(fft(x))); title('频域波形'); xlabel('point'); I路信号和Q路信号： ddc_i = x.*cos(2*pi*f0*(1:N)/fs); I路信号ddc_q = -x.*sin(2*pi*f0*(1:N)/fs); Q路信号figure(3); subplot(211); plot(t,ddc_i);grid; title('I路波形');
数字示波器使用方法总结
数字示波器使用小方法 前言 本文的结构逐条编排，目的是使内容成为开放性和可添加型的，欢迎有经验的同事增加新的内容。 对本文中用到按键符号作如下规定： TRIGGER MENU→Type(main)→Edge(pop-up)→Coupling(main)→DC(Side) 代表按面板上的TRIGGER MENU键，再按显示屏下方的T ype键，重复按这个钮直到Edge高亮显示，再按显示屏下方的Coupling，再按显示屏右侧的DC键。 注：main代表显示屏下方的键，Side代表显示屏右方的键,pop-up代表一直按此键，直到项目高亮显示。 目录 一．安全问题 (1) 二．使用探头 (2) 三．触发方式 (11) 四．测试方法 (15) 五．小常识、小经验 (23)
一．安全问题 结论一示波器电源线要用三相插头良好接地（即接实验室的地线）说明为了避免电冲击对示波器造成损伤，输出及输入端进行电气连接前要保证示波器良好接地。 结论二探头地线只能接电路板上的地线，不可以搭接在电路板的正、负电源端说明交流供电系统或经整流后直流供电的系统的地一般都是接大地的。探头的地也是经示波器安全地线接大地的。如果探头的地搭在电路板上不是地的点上，就会造成此点和电源地短路，轻者使电路板工作不正常，重者会烧坏电路板或探头，造成严重后果。 尤其注意不能把探头的地接到电路板上的正、负电源端。 结论三不允许在探头还连接着被测试电路时插拔探头。 说明避免对示波器和探头造成损伤，尤其是有源探头。厂家说明。 结论四信号的幅度不要超过探头和示波器的安全幅度，以免造成损坏说明信号幅度超过±40V时，用有源探头P6245和P6243测量会造成探头的损坏。不同探头的幅度量程是不同的，要留心探头及示波器上的说明文字。
通信系统中的数字上变频和下变频
通信系统中的数字上变频和下变频 数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键，而且在需要窄带信号高速流的应用中也是重要的。另外，DDC结构容易控制所有取样速率下的混淆防止分样。 让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。为了满足尼奎斯特准则，我们需要以 105ms/s取样率取样此信号。然而，为了合理地捕获此信号，应该在较高的取样率(至少200ms/s)取样此信号。假设ADC为16位，在该速率下被取样的信号会产生400MB/s数据。也许更难办的是以这样高速率采集和存储数据缺乏商业可用的方案。大多数可用的PC基数字器仅能在大约几分之几秒内存储此数据。 数字下变频 DDC在持续时间期间可以数字记录RF信号。在此实例中，我们仅需要记录5MHz信号(中心频率50MHz)，而不是ADC的整个尼奎斯特带宽。DDC允许除去其余数据，并降低数据率。在现场可编程门阵列(FPGA)中实现时，简单的数字下变频分为3个性质不同的步：频率变换、滤波和分样(图1)。 频率变换和滤波 第1步是频率变换。5MHz频带需要降低变换到基带，靠乘或与载频(fc)正弦信号混频实现这种变换。用数字控制振荡器(NCO)数字产生正弦波。NCO通常也称之为本机振荡器(LO)，它可以在精确频率和相位下产生取样波形。 随着信号从50MHz变频到基带，信号拷贝也从50 MHz变频到100 MHz。基于此原因，新的基带信号必须滤波，去除较高频率的信号。然而，到此我们的任务没有完成。我们仍有1个在200ms/s取样的低频基带信号。传输额外不必要数据时不希望PC总线过载，我们重新取样信号来降低有效取样率。这靠分样实现，在规则的时间间隔内从数字化的信号中去除数据点。在此例中，取样从200ms/s下降到10ms/s，每20个取样去除19个取样。 防止混淆的分样 采用分样，数字化器的采集引擎继续以同样的最大速率进行取样。然而，仅有少量的采集点被存储、被取出和传输到PC，这降低取样率到所希望的水平。但是，此技术不是极简单的。 为便于说明，假定数字化器的最大取样率是100MS/s，使其尼奎斯特频率为50 MHz，而信号有两个分量：10 MHz基频和20MHz激励频率分量。若数字化器分辨率为14位，则在100MS/S总数据率是200MB/s，这远远高于PCI总线理论极限132MB/s。这是采用较低取样率(如25MS/s)的1个原因。现在尼奎斯特频率应该是12.5MHz。然而，20MHz频率分量混淆回到5MHz。现在，不可能告知信号实际上是否是5MHz信号或混淆到5MHz的另外较高频率信号(20MHz，30MHz，45MHz)。 解决此问题的1种方案是称之为防止混淆分样的增强分样技术。在此技术中，数字化器继续在100MS/s最高取样率下采集数据，但加1个低通数字滤波器，在分样前截止尼奎斯特频率(图2)。 正交数字下变频 图1所示DDC只适用于单维调制信号。这种信号的1个实例是AM无线电的双边带幅度调制信号，它用比实际所需两倍的带宽。这样的信号在低和高于载频是相同的。
变频调速技术ACS6000概述
变频调速技术 现代工业生产过程中，各种设备的传动部件大都离不开电动机，且电动机的传动在许多场合要求能够调速。电动机的调速运行方式很多，以电动机类型分大致可分为直流调速与交流调速两种，而交流调速方式又可分为变极调速、改变转差率调速和变频调速等几种方式。 20世纪70年代后，大规模集成电路和计算机控制技术的发展，以及现代控制理论的应用，使得交流电力拖动系统逐步具备了宽的调速范围、高的稳速范围、高的稳速精度、快的动态响应以及在四象限作可逆运行等良好的技术性能，在调速性能方面可以与直流电力拖动媲美。在交流调速技术中，变频调速具有绝对优势，并且它的调速性能与可靠性不断完善，价格不断降低，特别是变频调速节电效果明显，而且易于实现过程自动化，深受工业行业的青睐。 1. 交流变频调速的优异特性 (1) 调速时平滑性好，效率高。低速时，特性静关率较高，相对稳定性好。 (2) 调速范围较大，精度高。 (3) 起动电流低，对系统及电网无冲击，节电效果明显。 (4) 变频器体积小，便于安装、调试、维修简便。 (5) 易于实现过程自动化。 (6) 必须有专用的变频电源，目前造价较高。 (7) 在恒转矩调速时，低速段电动机的过载能力大为降低。 2. 与其它调速方法的比较 这里仅就交流变频调速系统与直流调速系统做一比较。 在直流调速系统中，由于直流电动机具有电刷和整流子，因而必须对其进行检查，电机安装环境受到限制。例如：不能在有易爆气体及尘埃多的场合使用。此外，也限制了电机向高转速、大容量发展。而交流电机就不存在这些问题，主要表现为以下几点： 第一，直流电机的单机容量一般为12-14MW，还常制成双电枢形式，而交流电机单机容量却可以数倍于它。第二，直流电机由于受换向限制，其电枢电压最高只能做到一千多伏，而交流电机可做到6-10kV。第三，直流电机受换向器部分机械强度的约束，其额定转速随电机额定功率而减小，一般仅为每分钟数百转
线性调频信号脉冲压缩-数字下变频程序 DDC
线性调频信号脉冲压缩-数字下变频程序DDC clc; clear all; close all; B=5e6; %%信号带宽 f0=30e6; %中频 fs=40e6; %采样频率 fs1=(20/3)*1e6; %%抽取后频率 T=24.9e-6; %%时宽 k=B/T; fk=127; %%做DDC时的低通滤波器的阶数 fid=fopen('20090724fc1yindao4-0.dat','r'); sss=fread(fid,32*4096,'int16'); fclose(fid); figure(100);plot(sss);grid on;xlabel('点数');ylabel('幅度');title('32个周期信号时域波形');grid on; L=length(sss); N=4096; R=fix(L/N); for r=1:R ss(r,:)=sss((r-1)*N+1:1:r*N); end figure(1);plot(ss(R,:));xlabel('点数');ylabel('幅度');title('信号时域波形');grid on; %%%%%%%%%%%%%%% 低通滤波器%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ff=[0 1/8 1/4 1]; aa=[1 1 0 0]; b=firpm(fk,ff,aa); [h,w]=freqz(b,1,1024); % figure(2); % f=linspace(0,fs/2,1024); % plot(f/1e6,20*log10(abs(h)));xlabel('f/Mhz');ylabel('dB');title('低通滤波器的幅频响应');grid on; %%%%%%%%%%%%%%% DDC %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ddcs=zeros(R,N+fk); for r=1:1:R n=-N/2:1:N/2-1; si=ss(r,:).*cos(2*pi*f0*n/fs); sq=-ss(r,:).*sin(2*pi*f0*n/fs); I=conv(si,b);
数字下变频
因为最近在做宽带数字信号的数字下变频，所以重点看了这一方面的论文。下文重点对IEEE 上的一篇论文Real-time wideband DDC based on parallel architecture in synthetic instrument 做了个读书笔记，并对自己在这方面的工作做了一个小结。 主要内容：这篇论文主要解决宽带数字中频信号处理过程中的一些问题，并行处理结构可以有效的降低采样率，多通道并行处理则可以有效降低处理成本。该论文介绍了数字下变频技术，分析了多种数控振荡器导致输出相位的不同，并总结了减少信噪比的误差因素，提供了特殊工程设计的指数分布依据。 图1DDC总体结构 原理：数字下变频器(D DC)是接收机A／D变换后，首先要完成的处理工作，一般的DDC 由本地振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用：其一是把中频信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D采样后信号从中频变换,到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。NCO，混频器，数字滤波器速率要等于采样率，采样率低于600MHz，很难实时的在FPGA中进行处理。 结构： NCO：产生正余弦序列，即I/Q两路信号。 CIC滤波器，适用于系统中的第一级抽取和进行大的抽取因子的抽取工作，并降低速率。FIR滤波器，完成对整个信道的整形滤波。 DDC主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP或FPGA等通用芯片。论文主体： 1.并行处理结构:抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。 图2 DDC并行处理结构
基于FPGA的DDC(数字下变频)设计与实现
基于FPGA的DDC(数字下变频)设计与实现
微系统设计、测试与控制 课程大作业之 基于FPGA的DDC（数字下变频） 的设计与仿真
摘要 (1) ABSTRACT (2) 第一章绪论 (3) 1.1 数字下变频（DDC）研究背景 (3) 1.2 DDC概述 (4) 1.3 本文研究内容和结构安排 (5) 第二章数字下变频（DDC）基础理论 (7) 2.1 数字下变频器 (7) 2.1.1 数字变频的基本原理与结构 (7) 2.1.2影响数字变频器性能的主要因素7 2.2 数字信号采样理论 (8) 2.2.1低通信号采样理论 (8) 2.2.2 带通信号采样理论 (9) 2.3 数字正交检波 (10) 2.3.1 低通滤波法 (10) 2.3.2 多相滤波结构变换法 (11) 2.4 多抽样率数字信号处理理论 (13)
2.4.1 整数倍抽取和内插 (13) 2.4.2 多抽样率系统的恒等变换 (16) 2.4.3 多相滤波结构 (17) 2.5 相关算法介绍 (19) 2.5.1 CORDIC算法 (19) 2.5.2 FIR滤波器 (21) 2.6 本章小结 (22) 第三章数字下变频（DDC）各模块设计 (23) 3.1 数字下变频的基本实现方案 (23) 3.2 基于DDS的数控振荡器的设计 (23) 3.2.1 混频器模块设计 (23) 3.2.2 DDS的特点 (25) 3.3抽取滤波 (27) 3.4 本章小结 (29) 第四章数字下变频器设计验证和逻辑综合 (30) 4.1基于DDS的数控振荡器的仿真和验证30 4.2 FIR滤波器的仿真和验证 (32)
【高速中频采样和数字下变频的研究】第九章 数字下变频的设计
第九章数字下变频的设计 数字下变频又称数字I、Q复解调。它广泛应用于雷达、声纳和无线电接收机中。数字下变 频的原理已经在第一章和第八章得到阐述。在本章中先介绍主要的数字下变频芯片，然后介绍 数字I、Q复解调板的设计。 第一节主要的数字下变频芯片 对于不同的厂商，数字下变频（digital down converter）芯片有时又被称为数字解调器（digital tuner）或数字接收信号处理器(digital receive signal processor) 。目前世界上生产数字下变频芯片 的厂家主要有GrayChip、Harris Semiconductor、Analog Device、National Semiconductor等，其 中GrayChip公司虽然是一个小公司，但它却是一个专门生产数字下变频ASIC芯片的专业公司。 其生产的品种多、功能全、是选择数字下变频芯片的首选公司。Harris公司生产数字下变频芯 片的历史也较长。由于其具备产生高速A/D变换器的功能，所以其数字下变频芯片和ADC芯 片配合良好，可以配套使用。由于软件无线电技术的发展和市场对数字接收机的大量需求，近 几年来，半导体芯片的头号厂商Analog Device和National Semiconductor也涉足数字下变频芯 片市场，并且发展势头非常迅猛。特别是生产ADC芯片的龙头老大Analog Device公司，凭借 其雄厚的模拟和数字电路芯片的设计和生产技术，开发了先进的数字接收器芯片AD6620和 AD6624。与此同时，Analog Device公司还将其新一代中频A/D转换器芯片和DSP芯片与其数 字下变频芯片相结合，提出了多套完整的数字接收机的完整解决方案。表9-1-1是市场上常用的 数字下变频芯片。 表9-1-1 常用的数字下变频芯片的对照表 名称AD6620 HSP50214 CLC5902 GC1012A 生产厂家ADI Harris NS Graychip 输入数据宽度16bit 16bit 16bit 12bit 输入数据速率65MHz 52MHz 52MHz 80MHz NCO精度0.02Hz 0.02Hz 0.02Hz 0.1Hz CIC5 CIC4 无 CIC滤波器CIC2 CIC5 固定系数FIR 系数FIR RAM系数FIR1， FIR滤波器 RAM 系数FIR RAM FIR2 随着软件无线电的发展，通信、雷达、声纳等领域将需要更多的数字下变频芯片，从而也 会出现更多的新芯片和厂家。 9-1-1. 窄带数字下变频芯片AD6620 AD6620数字接收器芯片主要由四部分组成，如图9-1-1所示，包括一个频率转换部分（NCO 和混频器）、两个固定系数的抽选滤波器、一个程控系数的抽选滤波器。
示波器的认识及使用
调整与使用示波器 郭明超 09015008 1．实验目的 （1）了解示波器的基本结构，熟悉数字示波器的调节和使用； （2）学会用数字示波器观测电压波形； （3）通过观测李萨如图形，学会一种用示波器测量频率和相位的方法。 2．实验仪器 GDS-2062数字示波器一台，F-05数字合成函数信号发生器一台。 3．实验原理 (1) 示波器的基本机构 示波器的规格和型号较多，但所有的示波器所具有的基本结构都相同，大致可分为：示波管（又称阴极射线管）、X 轴放大器和Y 轴放大器（含各自的衰减器）、锯齿波发生器等，见图8-1所示。 ○1示波管 示波管是示波器的核心部件，它主要包括电子枪、偏转系统和荧光屏三部分，这三部分全部被密封在高真空的玻璃外壳内（如图8-2所示）。电子枪有灯丝、阴极、控制栅极、第一阳极和第二阳极共五部分组成。灯丝通电后加热表面涂有氧化物的金属圆筒（即阴极），使之发射电子。控制栅极是一个套在阴极外面的金属圆筒，其顶端有一小孔，它的电位比阴极低，对阴极发射出来的电子起减速作用， 只有初速度较大的电子才可能穿过栅极顶端的小孔，进入加速区的阳极。因此控制栅极实际上起控制电子流密度的作用。调整示波器面板上的“亮度”旋纽，其实就是调节栅极电位改变飞出栅极的电子数目，飞出的电子数目越多，荧光屏上亮斑就越亮。从栅极飞出来的电子再经过第一阳极和第二阳极的加速与聚焦后打到荧光屏上形成一个明亮清晰的小圆点。偏转系统是由两对相互垂直的电极板组成。电子束通过偏转系统时，同时受到两个相互垂直方向的电场的作用，荧光屏上小亮点的运动轨迹就是电子束在这两个方向运动的叠加。 ○ 2X 、Y 轴电压放大器和衰减器 由于示波管本身的X 及Y 偏转板的灵敏度不高（约0.1~1mm /V ），当加在偏转板上的信号电压较小时，电子束不能发生足够的偏转，屏上的光点位移较小，不便观测。这就需要 Y 输入 X 图8-1 示波器的基本结构图 偏转系统 图8-2 示波管结构图
用fpga实现数字下变频
用FPGA实现数字下变频 杨力生，谭晓衡，杨士中 (重庆大学通信工程学院，重庆 400044) 摘要：在接收信号的数字化、软化的实现中，数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构，然后详细分析了数字下变频的工作原理，描述了在实现数字下变频时，设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后，用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统，用测试电路实测了数字下变频的性能。 关键词：数字下变频器；FPGA；CIC数字滤波器；多相滤波器 Realize Digital Downconversion by FPGA YANG Li-sheng, TAN Xiao-heng, YANG Shi-zhong (Communication Engineering School, Chongqing University, Chongqing400044, China) Abstract: Digital downcoversion plays a key role in the digitized and software-oriented process of the received signal. First, the architecture of the digital downconvertor (DDC) is introduced.Then the operational principle of DDC is analysed.At the same time, the efficient structure of digital filter is described in which DDC is adopted.Finally, the performance simulation results of the DDC is given by Simulink, and on this base,the perfomance of DDC is tested with the FPGA devoloping system of Insight corp. Keywords:Digital downcovertor; FPGA;CIC digital filter;Polyphase filter 一、序言 在数字接收机中，数字下变频器（DDC）一般执行信道的访问功能。DDC接收经过高速采样的中频信号，将所需的频带下变为基带。现代基站收发器为了支持多载波环境或实现下变频，以便将很多窄带信道组合成一个宽带的数字信号，常常需要大量的DDC。DDC通常位于信号处理链的前端，靠近A/D,一般要求DDC 支持100 MSPS以上的采样率。 数字下变频由数字振荡器、数字乘法器、数字滤波器三部分组成,其组成的系统框图如图1所示。
示波器的DDC(数字下变频)技术详解
示波器的DDC（数字下变频）技术详解 如今随着电子产品设计的日趋复杂，DDC介绍R&S示波器硬件实现的DDC3.1 I/Q解调中的DDC3.2 频谱分析中的DDC 示波器频谱分析功能一般采用FFT（Fast Fourier Transformation）即快速傅里叶变换。传统数字示波器的频谱分析原理框图如图13所示。 图13 传统数字示波器频谱分析框图 模拟信号经过ADC后变成数字信号，之后选择不同的窗函数进行加窗处理，最后直接做FFT将信号变换到频域。通过该种处理方式得到的频谱范围为0Hz至最大频率（通常数值上等于ADC采样率的一半），例如ADC采样率为5GSa/s，那么FFT得到的频谱范围为0Hz至2.5GHz。如果要观测某一段的频谱，则通过软件显示放大（Zoom）的方式将频谱放大显示到该频段。这种传统示波器频谱分析方式的好处在于，所有处理过程采用软件计算，且算法简单，因此便于实现。但如果追求更快的实时频谱测量或者更高精度的频谱分析，这种传统的处理方式就会显得非常困难。由于采用全软件的处理方式以及一直是对整个频率范围（0Hz至最大频率）做计算，因此处理速度会很慢，无法做到实时或者准实时的频谱分析。另外在示波器设置方面也会很复杂，需要不断的调整时域参数（如时基、采样率等）来满足需要的频域参数设置。最重要的是，受到示波器存储深度的限制，并且通常使用的FFT点数只有几K，因此频率分辨率即最小能区分的频率大小会非常有限，通常情况下很难达到一个理想的频率分辨率。 一般来讲，频率分辨率有两种解释。一种解释是，表示在FFT中，两个相邻频率点间的最小频率间隔，如公式(5)所示：?f = fs / N = 1 / t (5) 其中，?f表示频率分辨率，fs表示ADC采样频率，N表示FFT的计算点数，t表示采集信号的时间长度，也就是捕获时间。可以看出，信号采集时间t越长，频率分辨率?f越小，也就是频率分辨力就越好。 第二种解释是，频率分辨率可以用分辨率带宽（RBW）来表示。RBW定义为窗函数主瓣3dB带宽，如图14所示：
变频调速及其控制技术的现状与发展趋势
变频调速及其控制技术的现状与发展趋势 摘要：变频调速技术以其卓越的调速性能、显著的节电效果在各个领域得到广泛的应用，为节能降耗、改善控制性能、提高产品的产量和质量提供了重要手段。本文首先回顾了变频调速技术的发展历史和现状，然后总结了变频调速中的关键控制技术，并介绍了智能控制理论在变频调速系统中的应用情况，最后指出了变频调速技术的发展趋势。 关键字：变频调速技术矢量控制异步电动机PWM技术智能控制 1变频调速技术的发展历史及现状 变频调速技术涉及到电力、电子、电工、信息与控制等多个学科领域。随着电力电子技术、计算机技术和自动控制技术的发展，以变频调速为代表的近代交流调速技术有了飞速的发展。交流变频调速传动克服了直流电机的缺点，发挥了交流电机本身固有的优点（结构简单、坚固耐用、经济可靠、动态响应好等），并且很好地解决了交流电机调速性能先天不足的问题。交流变频调速技术以其卓越的调速性能、显著的节电效果以及在*****领域的广泛适用性，而被公认为是一种最有前途的交流调速方式，代表了电气传动发展的主流方向。交流调速技术为节能降耗、改善控制性能、提高产品的产量和质量提供了至关重要的手段。变频调速理论已形成较为完整的科学体系，成为一门相对独立的学科。变频装置有交-直-交系统和交-交系统两大类。
交-直-交系统又分为电压型和电流型，其中，电压型变频器在工业中应用最为广泛。本文所涉及的就是此类变频调速理论和技术。 20世纪是电力电子变频技术由诞生到发展的一个全盛时代。最初的交流变频调速理论诞生于20世纪20年代，直到60年代，由于电力电子器件的发展，才促进了变频调速技术向实用方向发展。70年代席卷工业发达国家的石油危机，促使他们投入大量的人力、物力、财力、去研究高效率的变频器，使变频调速技术有了很大的发展并得到推广应用。80年代，变频调速已产品化，性能也不断提高，发挥了交流调速的优越性，广泛地应用于工业各部门，并且部分取代了直流调速。进入90年代，由于新型电力电子器件如IGBT（绝缘栅双极晶体管Insolated Gate Bipolar Transistor），IGCT(集成门极换向型晶闸管Integrated Gate Commutated Thyristor)等的发展及性能的提高、计算机技术的发展，如由16位机发展到32位机以及DSP（数字信号处理器Digital signal processor）的诞生和发展等以及先进控制理论和技术的完善和发展（如磁场定向矢量控制、直接转矩控制）等原因，极大地提高了变频调速的技术性能，促进了变频调速技术的发展，使变频器在调速范围、驱动能力、调速精度、动态响应、输出性能、功率因数、运行效率及使用的方便性等方面大大超过了其它常规交流调速方式，其性能指标也超过了直流调速系统，达到取代直流调速系统的地步。目前，交流变频调速以其优越的性能而深受各行业的普遍欢迎，在电力、轧钢、造纸、化工、水泥、煤炭、纺织、铁路、食品、船舶、机床等传统工业的改造中和航天航空等新技术的发展应用中无不看
数字示波器的使用
实验原理 1、双踪示波器的原理： 双踪示波器控制电路主要包括：电子开关、垂直放大电路、水平放大电路、扫描发生器、同步电路、电源等。 Y CH1 Y CH2 图1. 双踪示波器原理方框图 其中，电子开关使两个待测电压信号YCH1和YCH2周期性地轮流作用在Y偏转板，这样在荧光屏上忽而显示YCH1信号波形，忽而显示YCH2信号波形。由于荧光屏荧光物质的余辉及人眼视觉滞留效应，荧光屏上看到的是两个波形。 如果正弦波与锯齿波电压的周期稍不同，屏上出现的是一移动的不稳定图形，这是因为扫描信号的周期与被测信号的周期不一致或不呈整数倍，以致每次扫描开始时波形曲线上的起点均不一样所造成的。为了获得一定数量的完整周期波形，示波器上设有“time/div”调节旋钮，用来调节锯齿波电压的周期，使之与被测信号的周期呈合适的关系，从而显示出完整周期的正弦波形。 当扫描信号的周期与被测信号的周期一致或是整数倍，屏上一般会显示出完整周期的正弦波形，但由于环境或其他因素的影响，波形会移动，为此
示波器内装有扫描同步电路，同步电路从垂直放大电路中取出部分待测信号，输入到扫描发生器，迫使锯齿波与待测信号同步，此称为“内同步”。如果同步电路信号从仪器外部输入，则称为“外同步”。操作时，使用“电平（LEVEL）”旋钮，改变触发电平高度，当待测电压达到触发电平时，扫描发生器开始扫描，直到一个扫描周期结束。但如果触发电位高度超出所显示波形最高点或最低点的范围，则扫描电压消失，扫描停止。 2．示波器显示波形原理： 如果在示波器的YCH1或YCH2端口加上正弦波，在示波器的X偏转板加上示波器内部的锯齿波，当锯齿波电压的变化周期与正弦电压的变化周期相等时，则在荧光屏上将显示出完整周期的正弦波形，如图2所示。如果在示波器的YCH1、YCH2端口同时加上正弦波，在示波器的X偏转板加上示波器内部的锯齿波，则在荧光屏上将得到两个正弦波。 图2. 示波器显示正弦波形的原理 3、数字存储示波器的基本原理 数字存储示波器的基本原理框图如图3所示：
基于数字下变频的低通滤波器设计
基于数字下变频的低通滤波器设计 周遐1金瑞2钟思佳3李瑞锋 4（昆明冶金高等专科学校自动化与电力学院云南昆明650033） 摘要：本文在了解数字下变频技术的基础上，对数字下变频器中的低通滤波器的结构进行了研究，然后先用MATLAB 软件根据对滤波器结构的分析进行了具体的设计，以得到VHDL 程序语言设计的相关参数和对滤波器性能的分析，最后对结果进行分析和总结。 关键词：数字低通滤波器；MATLAB ；FIR Based on DDC low pass filter design Zhou Xia Jin Rui Zhong Si-jia LI rui-feng (The faculty of Automation and Electric power,kunming Metallurgy college,Kunming, 650033,China ) Abstract:This article in understood the DDC technology in the foundation,has conducted the research to in the DDC low pass filter structure,then used the MATLAB software basis to carry on the concrete design first to the filter structure analysis,by obtained the VHDL program language design related parameter and to the filter performance analysis,finally carried on the analysis and the summary to the result. Key words :digital lowpass filter ；MATLAB ；FIR 0引言 现行的软件无线电实现方案大多采用数字变频技术，通过对数字信号的采样率进行变换，以缓解DSP 处理速度的压力。数字下变频，就是通过混频、多级抽取滤波、重采样等步骤，降低射频带通采样信号或中频采样信号的采样频率，从而使DSP 进行实时信号处理。1 数字下变频与数字低通滤波器1.1数字下变频技术 数字下变频技术是数字接收机的核心技术之一，它包括数字混频正交变换、抽取及高效率数字滤波等。其中数字混频正交变换部分完成频谱搬移工作，抽取改变采样率，而高效数字滤波保证信号抽取前后的抗混叠问题。从工作原理讲，数字下变频与模拟下变频是一样的，就是输入信号与一个本地振荡信号混频(相乘)，再通过低通滤波器滤除混频过程产生的带外信号。 图一：数字下变频基本结构 目前有很多实现DDC 功能的专用器件已经商品化，如HSP50214B ，AD6620AS 等等，1周遐（1959~），男，1982年毕业于云南大学，高级工程师副教授研究方向：电子技术、通信技术NCO 抽取滤波抽取滤波cos sin I Q 数字 中频