上变频下变频

上变频下变频
上变频下变频

频率覆盖虽然满足了要求,但要听清楚业余电台的信号还必须解决解调方式的问题。

(1)广播信号的调制与解调

广播电台采用调幅(AM,即Amplitude Modulation)和调频(FM,即Frequency Modulation)两种方式。其中调频即频率调制方式在业余通信中只适用于超短波波段,具体请阅其他有关资料。

调幅(AM)是最常见的调制方式之一。它是用音频信号调制高频信号(载波),使载波的幅度随着音频变化。调幅波的波形如图7-1所示。在这里我们要强调的是在调制过程中它的频谱发生的变化。我们知道,只有连续的正弦波是只含单一的频率成分。所有非正弦波(包括不连续的“正弦波”)都可以分解为若干不同频率和幅度的正弦波。AM信号在没有音频信号调制时,是连续正弦波,其频率就是载波频率。当载波被调制后,它就不再是正弦波了,其频率成分也发生很大的变化。以一个单音频?A调制载波?0例:如果?A为1000Hz,?0为7MHz,调幅波便含有3个基本频率成分,它们分别是?0+?A=7.001MHz;?0=7MHz;?0-?A=6.999MHz除此之外,还有这些频率的谐波成分,这里暂且不讨论。我们把频率高于载波的?0+?A称为上边频,把?0-?A称为下边频。无论是上边频还是下边频,它们都是新

增加的频率。如果现在不是一个单音频,而是语音或音乐去调制载频,情况又会怎么样呢?这时的调制信号含有一群频率,即是一个“频带”,调幅信号的频率成分除载频本身外,上例中的上边频变成了?0+?A1、?0+?A2……一群“上边频”,我们把它们统称为“上边带”,当然相应的一群“下边频”也就称为“下边带”了。这种调幅波的频谱图如图7-2所示。

点击看大图

点击看大图

不难看出,如果把调幅波频率和上、下边带的任意一个频率相减或相加,都可以得到原来的音频信号。事实也是如此,在普通的收音机中,检波电路中的二极管“负责”对调幅信号进行频率相加或相减处理,再由后面的高频滤波电路把不需要的频率成分滤掉,便实现了对高频信号的解调。

(2)等幅电报信号的解调。

等幅电报信号实际上就是一串断断续续的载波,其波形如图7-3所示。如果不考虑其谐波,等幅电报信号的频谱就如图7-4所示,它只含有单一的载波频率。如果我们仍然用上述的检波电路来处理电报信号,显然就不行了,除了载波频率本身没有其他频率成分,即使通过变频电路,也只是产生了单一的中频信号(比如465kHz),信号本身并不含有人耳可听到的音频。结局这一问题的办法是:人为地制造一个振荡信号,其频率在直放式收信机中和载频频率接近,在外差式收信机中和中频频率相近,这就使振荡信号的频率和等幅电报信号频率的差值正好为音频频率。然后把等幅电报信号和这个振荡信号一起送到检波电路中去,由电路产生这两个频率之差频。选出这个音频并加以放大,我们便得到了音频电报信号。我们把“制造音频信号”的振荡电路称为“差拍振荡器”(BFO),把上述这种解调方式称为“差拍检波”。在中频为465kHz的外差式收音机中,可以利用中波振荡线圈改做差拍振荡线圈,并用图7-5的方式接入原有的检波电路中去,也可以如图7-6利用两端陶瓷滤波器直接装到收音机里,利用这个振荡器辐射较大的特点,让差拍信号通过空间电磁耦合进入检波器。通过上述改装,普通短波收音机也可以用来收听等幅电报信号了。

点击看大图

点击看大图

点击看大图

点击看大图

(3)单边带信号的解调

在广播信号的调制与解调中,我们讨论了调幅信号的频谱。调幅信号的频谱包括了上边频、下边频、载频等3个组成部分。在发射过程中,这3个部分不仅要占用频率,而且还占用功率。但实际上真正有用的音频信号都已包括在任意一个边带中。如果能只发射有用信号,岂不是即压缩了频带,又提高了发射效率?“单边带”方式正是根据这一思想设计的。在发射过程中,人们先用音频信号去调制“载波”,然后再设法滤除这个载波和其中的一个边带,最后再把剩下的一个边带发射出去,这就是业余短波通信中广泛用于语言通信的“抑制载波单边带”调制方式。

单边带信号的波形如图7-7和图7-8所示。从图可见,它的幅度虽然也会变化,但并不和音频调制信号保持一致,在单音调时便没有幅度变化。单边带信号的频谱如图7-9所示。根据频谱可以看到,虽然单边带“携带”了音频信号,但由于没有了载波,实际收到的只是一群频谱向上或向下平移了的高频信号。这样的一群高频信号如果用普通检波器处理,只会得到一些由于其幅度变化而引起的含糊不清的声音。要得到和发送端完全一致的音频,根本的办法就是在收信机内产生一个频率、相位和单边带原来的载波保持严格同步的信号(恢复载波),并将它和收到的单边带信号一起由检波器处理,得到两频率之差,也就是我们所需要的音频信号。例如,在7MHz上用下边带(LSB)发射和接收一个2kHz音频,经过调制电路发射机内产生了?0+ ?A、?0、?0- ?A等频率。用边带滤波器滤去上边频和载频,得到下

边频7.002MHz,并把它发射出去。接收端则用同步的7MHz振荡信号与之混频,并从产生的一系列新频率中选出它们的差频,在本例也即选出2kHz信号。如果是外差式接收机,收到的7.002MHz信号经变频可以成为465kHz的中频信号。我们可以用467kHz的振荡信号

与之混品并取其差,也可以还原出2kHz的音频来。为能使接收到的信号稳定不失真,收信机的这些振荡频率要有很高的稳定度。对照前面所述等幅电报解调得到的音频并非发送端原有,只不过是为了使接收者能听到电报信号而人为造出来的,所以这个音频的频率没有严格规定,也即对差拍振荡器的频率没有严格要求,只要能差出音频就行。而单边带信号所恢复的音频,是发送端的原有调制信号,如果“差拍振荡器”的频率不准或是不稳定,得到的音频将和原来的声音完全不同,即严重失真,这当然不行。根据这一原理可以设想,如果我们用接收等幅电报的方法收听单边带语音信号应该是可行的,关键问题是要保证本机振荡、差拍振荡的频率有较高的稳定度。而且接收端并不知道发送端的音频频率是多少,所以接收端在听到了信号后需要非常仔细地调整差拍振荡功率(或差拍振荡频率固定不变,微调接收频率),以得到能够听清楚的语音为准。

点击看大图

点击看大图

点击看大图

一种新型直接抽取算法的数字下变频设计

一种新型直接抽取算法的数字下变频设计 【摘要】为了简化卫星导航接收机框架,提出一种基于数字信号抽取的下变频方法。通过分离和累计法,人们发现了一种具有高频率数字载波信号的直接下变频方法。这种方法不仅具有结构简单、速度高和计算简单的特点,还能够很好的保持导航电文和多普勒信息,但这种方法有可能会使S/N信号和接收机的灵敏度降低:分析和仿真结果显示,它对接收机的定位灵敏度没有任何的影响。 【关键词】数字下变频;抽取算法;BPSK 1.引言 卫星导航接收机通常采用超外差的体系结构,在模拟的超外差接收机前端,许多的数字下变频是通过使用混频器和本地振荡器接收IF信号。低通滤波器消除了高频率分量,然后便可以得到不同频率的下变频信号,与低IF模式和零IF 模式相比,它具有高增益、高抑制和无本地振荡泄漏的特点,但是它的结构复杂和功率损耗较高[2]。 数字接收器具有高集成度、低功耗和低成本的特点,因此,它是无线电接收器的发展趋势[3]。数字下变频方法能够通过数字调音台、CIC滤波器或者重采样方法把一个高频率信号转变成低频率信号[4-5]。在本文中,抽取算法和提取信号是为了得到BPSK调制信号的下变频,与CORDIC方法相比,数字下变频方法只需要添加点操作就可以节省许多的时间和CPU空间。在处理导航数据或CDMA数据时,除了采样IF算法外,还需要重采样和复杂的数字算法。 2.抽取算法的原理 假设在模数转换之前,信号的频率为,抽样频率是。对于BPSK调制的信号,载波频率和振幅是不变的。经过A/D转换后,信号为是一个行向量,向量的位数等于A/D转换器的位数。无相位转换的载波抽样信号有如下关系: 如果相位在周期发生转换,并且是在和周期之间发生,由于相位变化是,最后的抽样值不如前个抽样值,。如果>,在抽取的过程中相变不会发生,那么便会在下个周期发生。因此,在抽取期发生的相变将提前或推迟以适应周期的开始或结束,从而导致部分代码相位误差。 3.灵敏度和准确度的影响 抽取和量化将会造成信号信息的丢失,此量化误差是依赖于量化比特数和阀值。通过选择合适的阀值可以使量化的损失减少,通常情况下,实验中的量化是0.55dB[7]。抽取值可以改变相变的位置。如果累计的最大数目是,它可以使相位的过渡时间提前或滞后正确点的,是抽样周期。相变错误也影响相关积分结果,这会使接收器的灵敏度降低。考虑了多普勒频移,相变误差均匀分布的区域是,

基于matlab的简单数字下变频器的设计

一、课程设计问题的提出: 试设计一数字下变频器,并用matlab 仿真; 二、二、解决问题的原理、技术方案解决问题的原理、技术方案解决问题的原理、技术方案以及以及matlab 验证验证: :数字下变频器的原理说明: 数字下变频器(D DC)是接收机A /D 变换后,首先要完成的处理工作,一般的DDC 由本地 振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用:其一是把中频信号变为零中频信号;其二是降低采样率。从频谱上看,数字下变频将A/D 采样后信号从中频变换,到基带。这样的处理由两步完成:首先是将输入信号与正交载波相乘,然后进行数字滤波滤除不需要的频率分量。NCO ,混频器,数字滤波器速率要等于采样率,采样率低于600MHz ,很难实时的在FPGA 中进行处理。 数字下变频器的基本结构: NCO :产生正余弦序列,即I/Q 两路信号。 CIC 滤波器,适用于系统中的第一级抽取和进行大的抽取因子的抽取工作,并降低速率。FIR 滤波器,完成对整个信道的整形滤波。DDC 主要有三种实现途径:采用专用芯片、自制专用芯片、基于DSP 或FPGA 等通用芯片。

NCO采用的直接数字频率合成技术(DDS)是一种实用的频率合成技术,DDS由相位概念出发直接合成所需波形的一种新的频率合成技术。DDS合成技术采用了简便和有效的查表法。 运用matlab进行NCO的仿真: 程序: t=0:0.001*10^(-6):10^-6; I=110*cos(7*(10^7)*t-0.5*pi); subplot(2,1,1);plot(t,I);grid on; Q=110*sin(7*(10^7)*t+0.5*pi); subplot(2,1,2);plot(t,Q);grid on; 信号的频率为11.2MHz CIC滤波器: CIC滤波器,即级联积分梳状滤波器,具有结构简单,便于处理,运算速度快等特点。CIC 滤波器的积分器H1(Z)是不稳定系统,如果不采取措施,它们级联后会出现溢出现象。另外,

基于希尔伯特变换法的数字下变频

基于希尔伯特变换法的数字下变频 唐雷雷 1000030028 引言 本文主要讲述了数字下变频DDC 的基本原理,分别用低通滤波法和希尔伯特变换法实现数字下变频DDC ,同时用MATLAB 做了仿真和对比。 ABSTRACT This paper describes the Digital Down Conversion (DDC )of the basic principles. The Digital Down Conversion (DDC )is implemented by a low-pass filtering and Hilbert transform method , also is simulated by MATLAB and compared. 关键词: DDC 希尔伯特变换 MATLAB 一、中频正交采样的基本原理 在信号处理领域,对接收到的信号进行正交相干检波,可以保留信号复包 络的所有信息,获得良好的正交特性,因而在雷达、声纳、通信等电子系统中得到广泛的应用[2]。 一个系统所接收到的中频信号可以表示为: 00 (2()) 2' ()() () j f t t j f t x t a t e x t e π?π +== (1) 式中, f 为中频频率,()a t 和()t ?分别表示信号的幅度和相位, ' ()()e x p ( ())()()x t a t j t I t j Q t ?==+,称为()x t 的复包络(基带信号),它包含了带 通信号的所有信息。其中 ()()()cos ()()()()sin () I Q I t x t a t t Q t x t a t t ??==== (2)

数字下变频仿真

数字下变频仿真原理: 信号采样的频谱 调频信号:02 ()cos *(2/2)s x K t n f nt π=+ 00022 02 *cos(2/)cos(2)cos(2) cos(4*/2*/2)cos(*/2) s s s s x f n f f nt f nt f nt K t K t K t ππππ=+=++ 0002022 *sin(2/)cos(2)sin(2) sin(*/2*/2)sin(*/24) s s s s K t K t K x f n f f nt f nt f nt t ππππ+-=-+=-+ 因为f 0=30MHz ,整体向左平移30MHz 。 -40-20 带宽为5MHz 通过仿真得到()x n 的时域波形和频域波形,如下图所示。 clc;clear all;close all; f0=30e6; 中心频率 B=5e6; 带宽 T=30e-6; 脉冲宽度 fs=40e6; 采样频率 N=T*fs; 采样点数 K=B/T; 频率变换率 ts=1/fs; 采样周期

t=-T/2:ts:T/2-ts; x=cos(2*pi*(f0*t+K*t.^2/2)); figure(1); title('时域波形'); xlabel('point '); figure(2); plot(abs(fft(x))); title('频域波形'); xlabel('point'); I路信号和Q路信号: ddc_i = x.*cos(2*pi*f0*(1:N)/fs); I路信号ddc_q = -x.*sin(2*pi*f0*(1:N)/fs); Q路信号figure(3); subplot(211); plot(t,ddc_i);grid; title('I路波形');

通信系统中的数字上变频和下变频

通信系统中的数字上变频和下变频 数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键,而且在需要窄带信号高速流的应用中也是重要的。另外,DDC结构容易控制所有取样速率下的混淆防止分样。 让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。为了满足尼奎斯特准则,我们需要以 105ms/s取样率取样此信号。然而,为了合理地捕获此信号,应该在较高的取样率(至少200ms/s)取样此信号。假设ADC为16位,在该速率下被取样的信号会产生400MB/s数据。也许更难办的是以这样高速率采集和存储数据缺乏商业可用的方案。大多数可用的PC基数字器仅能在大约几分之几秒内存储此数据。 数字下变频 DDC在持续时间期间可以数字记录RF信号。在此实例中,我们仅需要记录5MHz信号(中心频率50MHz),而不是ADC的整个尼奎斯特带宽。DDC允许除去其余数据,并降低数据率。在现场可编程门阵列(FPGA)中实现时,简单的数字下变频分为3个性质不同的步:频率变换、滤波和分样(图1)。 频率变换和滤波 第1步是频率变换。5MHz频带需要降低变换到基带,靠乘或与载频(fc)正弦信号混频实现这种变换。用数字控制振荡器(NCO)数字产生正弦波。NCO通常也称之为本机振荡器(LO),它可以在精确频率和相位下产生取样波形。 随着信号从50MHz变频到基带,信号拷贝也从50 MHz变频到100 MHz。基于此原因,新的基带信号必须滤波,去除较高频率的信号。然而,到此我们的任务没有完成。我们仍有1个在200ms/s取样的低频基带信号。传输额外不必要数据时不希望PC总线过载,我们重新取样信号来降低有效取样率。这靠分样实现,在规则的时间间隔内从数字化的信号中去除数据点。在此例中,取样从200ms/s下降到10ms/s,每20个取样去除19个取样。 防止混淆的分样 采用分样,数字化器的采集引擎继续以同样的最大速率进行取样。然而,仅有少量的采集点被存储、被取出和传输到PC,这降低取样率到所希望的水平。但是,此技术不是极简单的。 为便于说明,假定数字化器的最大取样率是100MS/s,使其尼奎斯特频率为50 MHz,而信号有两个分量:10 MHz基频和20MHz激励频率分量。若数字化器分辨率为14位,则在100MS/S总数据率是200MB/s,这远远高于PCI总线理论极限132MB/s。这是采用较低取样率(如25MS/s)的1个原因。现在尼奎斯特频率应该是12.5MHz。然而,20MHz频率分量混淆回到5MHz。现在,不可能告知信号实际上是否是5MHz信号或混淆到5MHz的另外较高频率信号(20MHz,30MHz,45MHz)。 解决此问题的1种方案是称之为防止混淆分样的增强分样技术。在此技术中,数字化器继续在100MS/s最高取样率下采集数据,但加1个低通数字滤波器,在分样前截止尼奎斯特频率(图2)。 正交数字下变频 图1所示DDC只适用于单维调制信号。这种信号的1个实例是AM无线电的双边带幅度调制信号,它用比实际所需两倍的带宽。这样的信号在低和高于载频是相同的。

线性调频信号脉冲压缩-数字下变频程序 DDC

线性调频信号脉冲压缩-数字下变频程序DDC clc; clear all; close all; B=5e6; %%信号带宽 f0=30e6; %中频 fs=40e6; %采样频率 fs1=(20/3)*1e6; %%抽取后频率 T=24.9e-6; %%时宽 k=B/T; fk=127; %%做DDC时的低通滤波器的阶数 fid=fopen('20090724fc1yindao4-0.dat','r'); sss=fread(fid,32*4096,'int16'); fclose(fid); figure(100);plot(sss);grid on;xlabel('点数');ylabel('幅度');title('32个周期信号时域波形');grid on; L=length(sss); N=4096; R=fix(L/N); for r=1:R ss(r,:)=sss((r-1)*N+1:1:r*N); end figure(1);plot(ss(R,:));xlabel('点数');ylabel('幅度');title('信号时域波形');grid on; %%%%%%%%%%%%%%% 低通滤波器%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ff=[0 1/8 1/4 1]; aa=[1 1 0 0]; b=firpm(fk,ff,aa); [h,w]=freqz(b,1,1024); % figure(2); % f=linspace(0,fs/2,1024); % plot(f/1e6,20*log10(abs(h)));xlabel('f/Mhz');ylabel('dB');title('低通滤波器的幅频响应');grid on; %%%%%%%%%%%%%%% DDC %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ddcs=zeros(R,N+fk); for r=1:1:R n=-N/2:1:N/2-1; si=ss(r,:).*cos(2*pi*f0*n/fs); sq=-ss(r,:).*sin(2*pi*f0*n/fs); I=conv(si,b);

基于FPGA的DDC(数字下变频)设计与实现

基于FPGA的DDC(数字下变频)设计与实现

微系统设计、测试与控制 课程大作业之 基于FPGA的DDC(数字下变频) 的设计与仿真

摘要 (1) ABSTRACT (2) 第一章绪论 (3) 1.1 数字下变频(DDC)研究背景 (3) 1.2 DDC概述 (4) 1.3 本文研究内容和结构安排 (5) 第二章数字下变频(DDC)基础理论 (7) 2.1 数字下变频器 (7) 2.1.1 数字变频的基本原理与结构 (7) 2.1.2影响数字变频器性能的主要因素7 2.2 数字信号采样理论 (8) 2.2.1低通信号采样理论 (8) 2.2.2 带通信号采样理论 (9) 2.3 数字正交检波 (10) 2.3.1 低通滤波法 (10) 2.3.2 多相滤波结构变换法 (11) 2.4 多抽样率数字信号处理理论 (13)

2.4.1 整数倍抽取和内插 (13) 2.4.2 多抽样率系统的恒等变换 (16) 2.4.3 多相滤波结构 (17) 2.5 相关算法介绍 (19) 2.5.1 CORDIC算法 (19) 2.5.2 FIR滤波器 (21) 2.6 本章小结 (22) 第三章数字下变频(DDC)各模块设计 (23) 3.1 数字下变频的基本实现方案 (23) 3.2 基于DDS的数控振荡器的设计 (23) 3.2.1 混频器模块设计 (23) 3.2.2 DDS的特点 (25) 3.3抽取滤波 (27) 3.4 本章小结 (29) 第四章数字下变频器设计验证和逻辑综合 (30) 4.1基于DDS的数控振荡器的仿真和验证30 4.2 FIR滤波器的仿真和验证 (32)

数字下变频

因为最近在做宽带数字信号的数字下变频,所以重点看了这一方面的论文。下文重点对IEEE 上的一篇论文Real-time wideband DDC based on parallel architecture in synthetic instrument 做了个读书笔记,并对自己在这方面的工作做了一个小结。 主要内容:这篇论文主要解决宽带数字中频信号处理过程中的一些问题,并行处理结构可以有效的降低采样率,多通道并行处理则可以有效降低处理成本。该论文介绍了数字下变频技术,分析了多种数控振荡器导致输出相位的不同,并总结了减少信噪比的误差因素,提供了特殊工程设计的指数分布依据。 图1DDC总体结构 原理:数字下变频器(D DC)是接收机A/D变换后,首先要完成的处理工作,一般的DDC 由本地振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用:其一是把中频信号变为零中频信号;其二是降低采样率。从频谱上看,数字下变频将A/D采样后信号从中频变换,到基带。这样的处理由两步完成:首先是将输入信号与正交载波相乘,然后进行数字滤波滤除不需要的频率分量。NCO,混频器,数字滤波器速率要等于采样率,采样率低于600MHz,很难实时的在FPGA中进行处理。 结构: NCO:产生正余弦序列,即I/Q两路信号。 CIC滤波器,适用于系统中的第一级抽取和进行大的抽取因子的抽取工作,并降低速率。FIR滤波器,完成对整个信道的整形滤波。 DDC主要有三种实现途径:采用专用芯片、自制专用芯片、基于DSP或FPGA等通用芯片。论文主体: 1.并行处理结构:抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。 图2 DDC并行处理结构

【高速中频采样和数字下变频的研究】第九章 数字下变频的设计

第九章数字下变频的设计 数字下变频又称数字I、Q复解调。它广泛应用于雷达、声纳和无线电接收机中。数字下变 频的原理已经在第一章和第八章得到阐述。在本章中先介绍主要的数字下变频芯片,然后介绍 数字I、Q复解调板的设计。 第一节主要的数字下变频芯片 对于不同的厂商,数字下变频(digital down converter)芯片有时又被称为数字解调器(digital tuner)或数字接收信号处理器(digital receive signal processor) 。目前世界上生产数字下变频芯片 的厂家主要有GrayChip、Harris Semiconductor、Analog Device、National Semiconductor等,其 中GrayChip公司虽然是一个小公司,但它却是一个专门生产数字下变频ASIC芯片的专业公司。 其生产的品种多、功能全、是选择数字下变频芯片的首选公司。Harris公司生产数字下变频芯 片的历史也较长。由于其具备产生高速A/D变换器的功能,所以其数字下变频芯片和ADC芯 片配合良好,可以配套使用。由于软件无线电技术的发展和市场对数字接收机的大量需求,近 几年来,半导体芯片的头号厂商Analog Device和National Semiconductor也涉足数字下变频芯 片市场,并且发展势头非常迅猛。特别是生产ADC芯片的龙头老大Analog Device公司,凭借 其雄厚的模拟和数字电路芯片的设计和生产技术,开发了先进的数字接收器芯片AD6620和 AD6624。与此同时,Analog Device公司还将其新一代中频A/D转换器芯片和DSP芯片与其数 字下变频芯片相结合,提出了多套完整的数字接收机的完整解决方案。表9-1-1是市场上常用的 数字下变频芯片。 表9-1-1 常用的数字下变频芯片的对照表 名称AD6620 HSP50214 CLC5902 GC1012A 生产厂家ADI Harris NS Graychip 输入数据宽度16bit 16bit 16bit 12bit 输入数据速率65MHz 52MHz 52MHz 80MHz NCO精度0.02Hz 0.02Hz 0.02Hz 0.1Hz CIC5 CIC4 无 CIC滤波器CIC2 CIC5 固定系数FIR 系数FIR RAM系数FIR1, FIR滤波器 RAM 系数FIR RAM FIR2 随着软件无线电的发展,通信、雷达、声纳等领域将需要更多的数字下变频芯片,从而也 会出现更多的新芯片和厂家。 9-1-1. 窄带数字下变频芯片AD6620 AD6620数字接收器芯片主要由四部分组成,如图9-1-1所示,包括一个频率转换部分(NCO 和混频器)、两个固定系数的抽选滤波器、一个程控系数的抽选滤波器。

用fpga实现数字下变频

用FPGA实现数字下变频 杨力生,谭晓衡,杨士中 (重庆大学通信工程学院,重庆 400044) 摘要:在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统,用测试电路实测了数字下变频的性能。 关键词:数字下变频器;FPGA;CIC数字滤波器;多相滤波器 Realize Digital Downconversion by FPGA YANG Li-sheng, TAN Xiao-heng, YANG Shi-zhong (Communication Engineering School, Chongqing University, Chongqing400044, China) Abstract: Digital downcoversion plays a key role in the digitized and software-oriented process of the received signal. First, the architecture of the digital downconvertor (DDC) is introduced.Then the operational principle of DDC is analysed.At the same time, the efficient structure of digital filter is described in which DDC is adopted.Finally, the performance simulation results of the DDC is given by Simulink, and on this base,the perfomance of DDC is tested with the FPGA devoloping system of Insight corp. Keywords:Digital downcovertor; FPGA;CIC digital filter;Polyphase filter 一、序言 在数字接收机中,数字下变频器(DDC)一般执行信道的访问功能。DDC接收经过高速采样的中频信号,将所需的频带下变为基带。现代基站收发器为了支持多载波环境或实现下变频,以便将很多窄带信道组合成一个宽带的数字信号,常常需要大量的DDC。DDC通常位于信号处理链的前端,靠近A/D,一般要求DDC 支持100 MSPS以上的采样率。 数字下变频由数字振荡器、数字乘法器、数字滤波器三部分组成,其组成的系统框图如图1所示。

一种基于FPGA的数字下变频方法

*收稿日期:2006-09-11 文章编号:1008-8652(2007)02-84-06一种基于FPGA 的数字下变频方法 涂维政 刘书明 (西安电子科技大学 西安 710071) =摘要> 提出用FPGA 器件实现一个完整的数字下变频系统的方法,给出VerilogH DL 语言 的描述,实现高效的运算结构,减小了运算量,提高了系统性能。本系统已经在某型气象雷达的数字接收系统中得到采用,参数得到验证,性能优良。 关键词:FPGA ;VerilogH DL;欠采样技术;数字下变频;多抽样率系统 中图分类号:T N74211 文献标识码:A A Method of Digital Down Converting Based on FPGA T u Weizheng Liu Shuming (X idian Univ ersity ,X i .an,710071) Abstract :A method of using FPGA device to realize dig ital dow n converting system is presented,and the descr iptio n of Verilog H DL language is g iv en so that the hig h efficiency operational structure is fu-l filled,and the oper and is reduced and the system perform ance is enhanced.T his m ethod has been adopted in the digital receiving subsy stem of a certain m eteoro logical radar,and the specificatio ns are verified and the perfo rmance is perfect. Keywords :FPGA;Verilog H DL;under sampling techno log y;digital dow n converter;multiple sam -pling rate system 随着数字技术的飞速进步和发展,FPGA 器件因其高速、可编程、模块化的特点而被大量采用。同时,诸如数字下变频等一系列新的数字信号处理方法的提出,为降低系统成本提供了可能,相关的多抽样率系统理论,更是大大的降低了数字系统的运算量,明显的提升了系统性能。 本文论述数字下变频技术的一种FPGA 实现方法,用比较低的系统成本,实现比较高的谱分辨率的数字接收系统,完成对气象信号的有效处理。实际的系统选用48M H z 时钟对60MH z 的雷达中频信号采样,然后经过FPGA 的数字下变频及其滤波处理,得到信号的包络和相位信息。 1 欠采样技术 为了降低对ADC 器件的要求,对于低通、带通信号,可以用带通信号的采样方法,在低于奈奎斯特采样率时进行数模转换:只要采样率不低于两倍信号带宽f h -f l ,时域的采样就不会导致信号频谱的混叠,如公式(1)所示: 2f h N +1[f S [2f l N (1)其中,N 为自然数,且1[N [f l f h -f l 。84

示波器的DDC(数字下变频)技术详解

示波器的DDC(数字下变频)技术详解 如今随着电子产品设计的日趋复杂,DDC介绍R&S示波器硬件实现的DDC3.1 I/Q解调中的DDC3.2 频谱分析中的DDC 示波器频谱分析功能一般采用FFT(Fast Fourier Transformation)即快速傅里叶变换。传统数字示波器的频谱分析原理框图如图13所示。 图13 传统数字示波器频谱分析框图 模拟信号经过ADC后变成数字信号,之后选择不同的窗函数进行加窗处理,最后直接做FFT将信号变换到频域。通过该种处理方式得到的频谱范围为0Hz至最大频率(通常数值上等于ADC采样率的一半),例如ADC采样率为5GSa/s,那么FFT得到的频谱范围为0Hz至2.5GHz。如果要观测某一段的频谱,则通过软件显示放大(Zoom)的方式将频谱放大显示到该频段。这种传统示波器频谱分析方式的好处在于,所有处理过程采用软件计算,且算法简单,因此便于实现。但如果追求更快的实时频谱测量或者更高精度的频谱分析,这种传统的处理方式就会显得非常困难。由于采用全软件的处理方式以及一直是对整个频率范围(0Hz至最大频率)做计算,因此处理速度会很慢,无法做到实时或者准实时的频谱分析。另外在示波器设置方面也会很复杂,需要不断的调整时域参数(如时基、采样率等)来满足需要的频域参数设置。最重要的是,受到示波器存储深度的限制,并且通常使用的FFT点数只有几K,因此频率分辨率即最小能区分的频率大小会非常有限,通常情况下很难达到一个理想的频率分辨率。 一般来讲,频率分辨率有两种解释。一种解释是,表示在FFT中,两个相邻频率点间的最小频率间隔,如公式(5)所示:?f = fs / N = 1 / t (5) 其中,?f表示频率分辨率,fs表示ADC采样频率,N表示FFT的计算点数,t表示采集信号的时间长度,也就是捕获时间。可以看出,信号采集时间t越长,频率分辨率?f越小,也就是频率分辨力就越好。 第二种解释是,频率分辨率可以用分辨率带宽(RBW)来表示。RBW定义为窗函数主瓣3dB带宽,如图14所示:

数字中频的基本原理和FPGA的实现

数字中频的基本原理和FPGA 的实现 1.基本原理 数字中频主要分两部分,数字上变频(DUC )和数字下变频(DDC)。它们的主要功能是相反,但原理和实现的方法是十分相似。在R8905项目中由于采用了零中频技术,数字上变频和下变频有一些差别,数字上变频没有了NCO 模块。另外为了降低输出信号的峰均比又加入了削峰模块CFR,而CGC 模块的引入则是补偿削峰所引起的功率损失。 图1 数字上变频模块框图 在数字下变频中RSSI 模块是信号的功率检测模块,它配合AGC 电路将信号的输出功率稳定在一定范围内。 图2 数字下变频模块框图 在DDC 和DUC 中主要使用3种滤波器分别是RRC,HB 和CIC ,它们个自有个自的特点。 RRC 滤波器一般来讲阶数比较多,多用于低频处。由于它的阶数比较多,所以可以得到比较锐利的带通特性,但它所用的乘法器比较多。CIC 滤波器不需要乘法器,但它的带内不是很平坦,适合用在高频处。而HB 滤波器的特性正好在它们之间,它有约一半的系数是0可以讲乘法器的个数减少一半。 削峰模块CFR 实际上也是一组滤波器,它的功能是将CDMA 信号中的峰值信号减小一些,以减小输出信号的峰均比,使射频功率放大器的效率更高。削峰的模块框图如图3

图3 单级削峰示意图 削峰的原理是这样的一个复信号(I,Q)如果它的模大于某个门限,就将其减去这个门限得到一个复信号(dI,dQ),否则(dI,dQ)=(0,0)。将(dI,dQ)送到fir滤波器中,fir滤波器是一个低通滤波器将峰值限定在一定的带宽内,防止影响临道。将原信号(I,Q)减去滤波后的信号(fir_i,fir_q)就得到了削峰的值。如果有必要这这样的削峰可以连续做几次,在R8905设计中削峰用了两次。 2.滤波器的设计 由于在滤波的同时还有内插和抽取,所以充分利用这一特性可以减少FPGA使用的资源。 另外滤波器的系数一般都是对称的,可以将头和尾的数相加再乘滤波器的系数,这样可以大大减少乘法器的使用。以R8905中的上变频RRC为例来说明: 设a(n)为RRC滤波器的系数而x(n)为3.84M输入数据则考虑了内插后的滤波器的数学表达式为 y=a(0)*x(n)+a(1)*0+a(2)*x(n-1)+.........+a(n-1)*0+a(0)*x(0) =a(0)*(x(n)+x(0)) +a(2)*( x(n-1)+x(1))...... 其FPGA实现的逻辑框图如下

基于数字下变频的低通滤波器设计

基于数字下变频的低通滤波器设计 周遐1金瑞2钟思佳3李瑞锋 4(昆明冶金高等专科学校自动化与电力学院云南昆明650033) 摘要:本文在了解数字下变频技术的基础上,对数字下变频器中的低通滤波器的结构进行了研究,然后先用MATLAB 软件根据对滤波器结构的分析进行了具体的设计,以得到VHDL 程序语言设计的相关参数和对滤波器性能的分析,最后对结果进行分析和总结。 关键词:数字低通滤波器;MATLAB ;FIR Based on DDC low pass filter design Zhou Xia Jin Rui Zhong Si-jia LI rui-feng (The faculty of Automation and Electric power,kunming Metallurgy college,Kunming, 650033,China ) Abstract:This article in understood the DDC technology in the foundation,has conducted the research to in the DDC low pass filter structure,then used the MATLAB software basis to carry on the concrete design first to the filter structure analysis,by obtained the VHDL program language design related parameter and to the filter performance analysis,finally carried on the analysis and the summary to the result. Key words :digital lowpass filter ;MATLAB ;FIR 0引言 现行的软件无线电实现方案大多采用数字变频技术,通过对数字信号的采样率进行变换,以缓解DSP 处理速度的压力。数字下变频,就是通过混频、多级抽取滤波、重采样等步骤,降低射频带通采样信号或中频采样信号的采样频率,从而使DSP 进行实时信号处理。1 数字下变频与数字低通滤波器1.1数字下变频技术 数字下变频技术是数字接收机的核心技术之一,它包括数字混频正交变换、抽取及高效率数字滤波等。其中数字混频正交变换部分完成频谱搬移工作,抽取改变采样率,而高效数字滤波保证信号抽取前后的抗混叠问题。从工作原理讲,数字下变频与模拟下变频是一样的,就是输入信号与一个本地振荡信号混频(相乘),再通过低通滤波器滤除混频过程产生的带外信号。 图一:数字下变频基本结构 目前有很多实现DDC 功能的专用器件已经商品化,如HSP50214B ,AD6620AS 等等,1周遐(1959~),男,1982年毕业于云南大学,高级工程师副教授研究方向:电子技术、通信技术NCO 抽取滤波抽取滤波cos sin I Q 数字 中频

基于FPGA数字下变频器的研究与设计

大连理工大学 硕士学位论文 软件无线电接收机中可编程数字下变频器的研究与设计 姓名:李武翰 申请学位级别:硕士 专业:通信与信息系统 指导教师:刘军民 20040314

摘要 软件无线电的中心思想是构造一个具有开放性、标准化和模块化的通用硬件平台,将宽带A/D和D/A转换器尽可能靠近天线,用软件完成各种通信功能,以研制出高度灵活性和适应性的无线通信系统。A/D变换器制造技术的进步,其工作带宽覆盖到中频频段,并具有较高的采样频率和足够大的动态范围,从而使无线电接收机技术由基带数字化向中频数字化方向发展,因此,实现基于带通采样定理的宽带数字中频软件无线电接收机成为可能。 本文设计和实现了基于FPGA的可编程数字下变频器,用于宽带数字中频软件无线电接收机中,完成数字下变频、信道提取、数据抽取,采样率转换和信道整形滤波等功能。采用自上向下的模块化设计方法,将PDDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好的可编程性和灵活性。 PDDC采用基于多相滤波数字正交变换的下变频结构,利用Cyclone系列FPGA中内嵌的可编程锁相环采样时钟合成器产生特定的采样频率,实现信道选择和数字下变频。用全字并行分布式(DA)算法实现时间校J下滤波器。将可编程抽取、插值器与多级积分梳状滤波器(cIc)相配合,实现高效数字抽取和插值模块。改进并实现了CIC通带补偿滤波器模块,用来减小多级CIC的通带误差所导致的信号失真。设计和实现多个半带滤波器抽取模块,组合成多级抽取器实现2‘倍抽耿。使用正则有符号数字量(CSD)表示法实现半带抽取滤波器模块。改进简化加法器图(RAG)算法用来实现平方根升余弦脉冲成形器等常系数FIR滤波器。设计和实现了多路时分复用转蜀型FIR滤波器作为信道整形滤波器,充分利用了FPGA的并行处理能力,提高了资源利用率。以上各模块用FPGA31:发工具进行了功能仿真和时序分析,形成软核,便于移植和重用,缩短相关项目设计周期。最后将本文设计的PDDC应用于GSM/EDGE/wCDMA多模数字中频接收机中,用ADS2002C进行系统仿真,满足系统性能要求。 关键词:数字下变频:数宇正交变换:多相滤波;FP6A:抽取和内插:FIR滤波器

相关文档
最新文档