(第五版完全配套)数字电路(精品)第七章7

（2） 利用ROM可实现查表或码制变换等功能
查表功能 －－ 查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为 存放在该地址内的数据，这称为 “造表”。使用时， 根据输入的地址(角度)，就可在输出端得到所需的函数 值，这就称为“查表”。 码制变换 －－ 把欲变换的编码作为地址，把最终的 目的编码作为相应存储单元中的内容即可。
用ROM实现二进制码与格雷码相互转换的电路
C
0 0 0 0 0 0 0 0 0 0 0
I3 I2 I1 I0 二进制码
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010
O3O2O1O0 格雷码
0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111
A1 A0
Y1 Y2
2 线-4 线 译码器 Y3
存储单元。交点处有二极管
相当存1，无二极管相当存0
OE D3 D2 D1 D0
当OE=1时输出为高阻状态
7.1.2 两维译码 字线
R R +VD
D

R
存储 R 矩阵
•字线与位线的 交点都是一个 存储单元。
A7 A6 A5 A4
4 A3 线 | 16 A1 线 A0 译 码 器 A2
7. 存储器、复杂可编程逻辑器 和现场可编程门阵列
7.1 只读存储器 7.2 随机存取存储器 7.3 复杂可编程逻辑器件 *7.4 现场可编程门阵列 *7.5 用EDA技术和可编程器件的设计例题
教学基本要求：
• 掌握半导体存储器字、位、存储容量、地址、等基 本概念。 • 掌握RAM、ROM的工作原理及典型应用。 • 了解存储器的存储单元的组成及工作原理。 • 了解CPLD、FPGA的结构及实现逻辑功能的编程 原理。
工作模式 读
CE
OE
0
PGM
A16 ~ A0 Ai
VPP X
D7 ~ D0 数据输出
0
X
输出无效
等待 快速编程
X
1 0
1
X 1
X
X 0
X
Ai Ai
X
X VPP
高阻
高阻 数据输入
编程校验
0
0
1
Ai
VPP
数据输出
7.1.5 ROM的读操作与时序图
A16 ~A0 CE OE 读出单元的地址有效 tCE tOZ tOE tAA D7 ~D0 tOH 数据输出有效
M=44
+5V
位线
Y0
R
R
R
R
存储 矩阵
地址译码器A
A1
0
A1 A0
Y1
Y2 2 线-4 线 译码器 Y3
字线
输出控制电路
OE D3 D2 D1 D0
当OE=0时
+5V
地 址
内 容
Y0
A1 A0
R
R
R
R
A1 A0 D3 D2 D1 D0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 0 0 1 1 1 1 1 0 •字线与位线的交点都是一个
（b）
3.SRAM的写操作及时序图 写操作时序图
tWC 地址 CE tSA tAW WE tSD 数据 输入数据有效
tWC 地址 CE tAW WE tSA 数据 tSD 输入数据有效 tHD tHA 地址有效
地址有效 tSCE tHA tHD
7.2.2 同步静态随机存取存储器（SSRAM）
SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写 操作是在时钟脉冲节拍控制下完成的。
A CP
数据选择器 地址 寄存 器 A A1 D1 Q1 A1 A0 D Q 0 0 0 丛发控 制逻辑
ADV
写地 址寄 存器
地址译码 输 存储阵列 出 放 大 输入驱动 输入 寄存器
CE WE
读写控制 逻辑
I /O
OE
寄存地址线上的地址
2位二进制计数器, 处理A1A0
数据选择器 地址 寄存 器 A A1 D1 Q1 A1 A0 D Q 0 0 0 丛发控 制逻辑
WE =0:写操作 WE =1:读操作
普通模式读写模式:在每个时钟有效沿锁存输入信号,在一 个时钟周期内,由内部电路完成数据的读(写)操作。
1 2 3 4 5 6 7 8 9 10 11
CP CE ADV WE A I/O
A1 A2 O(A1) A3 O(A2) O(A3) A4 A5 O(A4) A6 I (A5) A7 I (A6) A8 O(A7) I (A8) A9
7.2 随机存取存储器（RAM）
7.2.1 静态随机存取存储器(SRAM)
7.2.2 同步静态随机存取存储器（SSRAM）
7.2.3 动态随机存取存储器
7.2.4 存储器容量的扩展
7.2 随机存取存储器（RAM）
7.2.1 静态随机存取存储器(SRAM) 1 SRAM 的本结构 CE WE OE =100 高阻 CE WE OE =010 输出
A
ADV=0:普通模式读写 CP ADV=1:丛发模式读写
WE =0:写操作 WE =1:读操作
ADV
写地 址寄 存器
地址译码 输 存储阵列 出 放 大 输入驱动 输入 寄存器
CE WE
读写控制 逻辑
I /O
寄存各种使能控制信号，生成最终的 内部读写控制信号； OE
寄存要写入的 数据
ADV=0:普通模式读写
7.1.2 两维译码
7.1.3 可编程ROM 7.1.4 集成电路ROM 7.1.5 ROM的读操作与时序图
7.1.6 ROM的应用举例
7.1 只读存储器
SRAM RAM
(Random-Access Memory)
(Static RAM)：静态RAM
DRAM (Dynamic RAM)：动态RAM 存储器 固定ROM ROM PROM (Read-Only Memory) EPROM 可编程ROM E2PROM RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
C
1 1 1 1 1 1 1 1 1 1 1
I3 I2 I1 I0 格雷码
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010
O3O2O1O0 二进制码
0000 0001 0011 0010 0111 0110 0100 0101 1111 1110 1100
储单元中选出要读的一列的
一个存储单元。 如选中的存储单元的MOS管 的浮栅注入了电荷，该管截 止，读得1；相反读得0
7.1.4 集成电路ROM
VCC GND VPP X 译码 A16 ～A0 Y 译码 OE CE PGM 控制逻辑 Y 选通 输出缓冲器
AT27C010，
存储阵列
D7 ～D0
128K´8位ROM
0
0 0 0 0
1011
1100 1101 1110 1111
1110
1010 1011 1001 1000
1
1 1 1 1
1011
1100 1101 1110 1111
1101
1000 1001 1011 1010
用ROM实现二进制码与格雷码相互转换的电路
C I3 I2 I1 I0
A4 A3 A2 A1 ROM A0 CE OE D1 D2 D3 D4 O3 O2 O1 O0
存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。 ROM(只读存储器)：在正常工作状态只能读出信息。
断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
几个基本概念： 字长（位数）：表示一个信息多位二进制码称为一个字， 字的位数称为字长。 字数：字的总量。 字数=2n （n为存储器外部地址线的线数） 地址：每个字的编号。 存储容量（M)＝字数×位数 存储容量（M)：存储二值信息的总量。
读A1 地址 单元 数据
I/O输 出A1 数据; 开始 读A2 数据
Y0 Y1 Y14 Y15 I14 Y D0 I15
位线
•交点处有 MOS管相当存 0，无MOS管 相当存1。 该存储器的容量=?
A3 A2 A1 A0
S3 S2 S1 S0ຫໍສະໝຸດ Baidu
I0
I1
16 线-1 线数据选择器
7.1.3 可编程ROM（256X1位EPROM）
256个存储单元排成1616的矩阵 行译码器从16行中选出要 读的一行 列译码器再从选中的一行存
二极管ROM
三极管ROM MOS管ROM 固定ROM
按存贮单元中 器件划分
按写入情况划分 可编程ROM
PROM EPROM E2PROM
7.1.1 ROM的定义与基本结构
地址译码器
入地 址 输
存储矩阵 器地 址 译 码
存储矩阵
输出控制电路 输出控制电路
数据输出
控制信号输 入
1）ROM（二极管PROM）结构示意图
A5 A6
列地址译码器
A7
Y0 A4 A3 A2 A1 A0
行 地 址 译 码 器 X0 X1 · · · X31
Y1
··· ··· ···
Y7
···
7.1 .1 ROM的 定义与基本结构
只读存储器，工作时内容只能读出，不能随时写入，所以 称为只读存储器。(Read-Only Memory) ROM的分类
C (A4)
1 1
I3 I2 I1 I0 (A3A2A1A0) 二进制码
0000 0001
O3O2O1O0 (D3D2D1D0) 格雷码
0000 0001
I3 I2 I1 I0 (A3A2A1A0) 格雷码
0000 0001
O3O2O1O0 (D3D2D1D0) 二进制码
0000 0001
0
0 0 0 0 0 0 0 0
概
述
半导体存贮器能存放大量二值信息的半导体器件。 存储器的主要性能指标 存储数据量大——存储容量大 取快速度——存储时间短 可编程逻辑器件是一种通用器件，其逻辑功能是由用户 通过对器件的编程来设定的。它具有集成度高、结构灵 活、处理速度快、可靠性高等优点。
7.1 只读存储器 7.1 .1 ROM的 定义与基本结构
Yj (列选择线)
T8 数 据 D 线
列存储单元公用的门
控制管，与读写控制电路相接
Yi ＝1时导通
1. RAM存储单元 • 静态SRAM(Static RAM)
Xi (行选择线)
Xi =1 •T5、T6导通
VDD VGG T3 T4 T6 T1 T2 T5
存储 单元
触发器与位线接通
Yj =1 •T7 、T8均导通 •触发器的输出与数据
（1）欲读取单元的地址加到存储器的地址输入端； （2）加入有效的片选信号 CE （3）使输出使能信号 OE 有效，经过一定延时后，有效数 据出现在数据线上； （4）让片选信号 CE 或输出使能信号OE 无效，经过一定延 时后数据线呈高阻态，本次读出结束。
7.1.6 ROM的应用举例
（1） 用于存储固定的专用程序
1. RAM存储单元 • 静态SRAM(Static RAM)
Xi (行选择线)
本单元门控制管:控 制触发器与位线的 接通。Xi =1时导通
VDD VGG 存储 单元 T4 T6 T2 位 线 B
来自列地址译码 器的输出
T3 位 线
B
T5 T1
来自列地址译码 器的输出
数 据 线 D
T7
双稳态存储单元 电路
位 线
B
位 线 B
数 据 线 D
T7
T8 数 据 D 线
Yj (列选择线)
线接通，该单元通过数 据线读取数据。
3.SRAM的读写操作及时序图 读操作时序图
tRC 地址 tOHA 输出数据 上一个有效数据 数据输出有效 读出单元的地址有效 tAA
（a）
CE OE 高阻 tLZCE tACE tDOE tLZOE 数据输出 数据输出有效 tHZOE tRC tHZCE
0
0 0 0 0
1011
1100 1101 1110 1111
1110
1010 1011 1001 1000
1
1 1 1 1
1011
1100 1101 1110 1111
1101
1000 1001 1011 1010
C=A4
I3 I2 I1 I0=A3A2A1A0
C (A4)
0 0
O3O2O1O0=D3D2D1D0
0010
0011 0100 0101 0110 0111 1000 1001 1010
0011
0010 0110 0111 0101 0100 1100 1101 1111
1
1 1 1 1 1 1 1 1
0010
0011 0100 0101 0110 0111 1000 1001 1010
0011
0010 0111 0110 0100 0101 1111 1110 1100
Ai+1
Ai
列 译 码
A0
An-1
行 译 码
存储 阵 列
CE WE OE =00X 输入
CE WE OE =011 高阻
CE WE OE
I/O 电路
I /O0


I /Om-1
SRAM 的工作模式 工作模式 保持 (微功耗) 读 写 输出无效 CE 1 0 0 0 WE X 1 0 1 OE X 0 X 1 I /O 0 ~ I /O m -1 高阻 数据输出 数据输入 高阻