第4章 触发器

③ 当RD=1，SD=1时，触发器状态不变，即Qn+1=Qn ， Qn+1=Qn，称触发器处于保持(记忆)状态。 ④ 当RD=0，SD=0时，两个与非门输出均为1(高电平)， 此时破坏了触发器的互补输出关系，而且当RD、SD同时从0 变化为1时，由于门的延迟时间不一致，使触发器的次态不 确定，即Qn+1=Ø，这种情况是不允许的。因此规定输入信 号 RD 、 SD 不 能 同 时 为 0 ， 它 们 应 遵 循 RD+SD=1 的 约 束 条 件。
S = T Q n , R = TQ n
由于Qn 和Qn 互补，它不可能出现SR=11的情况，因此这 种结构也解决了R、 S之间的约束问题。
Q
Q
&
RD
&
SD
&
CP (a)
&
CP T
1T C1 (b)
Q Q
图 5 – 9 T触发器 (a) 逻辑电路； (b) 逻辑符号
由图5-9(a)可见：
S D = T Q ⋅ CP, RD = TQ ⋅ CP
5.1.2 基本 触发器的功能描述方法 基本RS触发器的功能描述方法
1. 状态转移真值表 状态表 状态转移真值表(状态表 状态表) 将触发器的次态Qn+1与现态Qn、输入信号之间的逻辑关 系用表格形式表示出来，这种表格就称为状态转移真值表， 简称状态表。根据以上分析，图5 - 1(a)基本RS触发器的状态 转移真值表如表5-1(a)所示，表5-1(b)是它的简化表。它们与 组合电路的真值表相似，不同的是触发器的次态Qn+1不仅与 输入信号有关，还与它的现态Qn有关，这正体现了时序电路 的特点。
S D = D ⋅ CP
RD = S D ⋅ CP = D ⋅ CP
当CP=0时，SD=1，RD=1，触发器状态维持不变。
当CP=1时，SD= D ，RD=D，代入基本RS触发器的特 征方程得出钟控D触发器的特征方程为
n +1
Q
=D
同理，可以得出钟控D触发器在CP=1时的状态转移真 值表(表5 - 5)、激励表(表5 - 6) 和状态图(图5 - 8)。 钟控D触发器在时钟作用下，其次态Qn+1始终和D输入 一致，因此常把它称为数据锁存器或延迟(Delay)触发器。 由于D触发器的功能和结构都很简单，因此目前得到普遍 应用。
Q
&
RD
&
SD
&
K CP (a)
&
J
CP
1J C1 1K
Q Q
(b) 图 5-11
J=1 K=× J=0 K=× 0 J=× K=1
图 5-12 JK触发器状态图
1
J=× K=0
Q
Q
Q
Q
Q
Q
1K C1 1J
1K C1 1J 1
1K C1 1J
CP T CP D
R CP S
图 5-13 JK触发器转换为其它触发器
SD RD Q 不定 不定 Q
图 5 – 4 基本RS触发器波形图
5.2 时钟控制的触发器
5.2.1 钟控 触发器 钟控RS触发器
钟控RS触发器是在基本RS触发器基础上加两个与非门 构成的，其逻辑电路及逻辑符号分别如图5-5(a)、(b)所示。 图中C、D门构成触发引导电路，R为置0端，S为置1端，CP 为时钟输入端。 从图5-5(a)看出，其中基本RS触发器的输入函数为
表 5-9 JK触发器状态转移真值表 触发器状态转移真值表
J 0 0 1 1 K 0 1 0 1 Qn+1 Qn 0 1 Qn
表 5-10 JK触发器激励表
Qn 0 0 1 1 Qn+1 0 1 0 1 J 0 1 × × K × × 1 0
T=1 T=0 0 T=1 1 T=0
图 5-10
Q
5.3 集 成 触 发 器
5.3.1 主从触发器
Q Q 从触发器
Q
Q
1
主触发器 CP
K
J
图 5-14 主从触发器框图
1. 主从JK触发器工作原理 主从 触发器工作原理 触发器工作原理 主从JK触发器电路如图5-15所示。它由两个钟控RS触发 器构成，其中1门~4门组成从触发器，5门~8门组成主触发器。 当CP=1时，CP=0，从触发器被封锁，输出状态不变化。 此时主触发器输入门打开，接收J、K输入信息，
表 5 – 4 钟控RS触发器激励表 Qn 0 0 1 1 Qn+1 0 1 0 1
RD × 0 1 0
SD 1 1 0 ×
CP R=0 S=1 R=× S=0 0 R=1 S=0 (a) 1 R=0 S=× S Q (b)
不定
R
图 5 – 6 钟控RS触发器的状态图和波形图 (a) 状态转移图； (b) 时序波形
R D= 1 S D= 0 R D=× S D=1 0 R D= 0 S D= 1
图 5 – 3 基本RS触发器的状态图
1
RD=1 S D=×
表 5 – 2 基本RS触发器的激励表 Qn 0 0 1 1 Q n+1 0 1 0 1 RD × 1 0 1 SD 1 0 1 ×
4. 波形图 工作波形图又称时序图，它反映了触发器的输出状态随 时间和输入信号变化的规律，是实验中可观察到的波形。
n n
当CP=0时，SD=1，RD=1，触发器状态维持不变。 当CP=1时， = T Q n , RD = TQ n 代入基本RS触发器的特 SD 征方程得出钟控T触发器的特征方程为
Q n +1 = S D + RDQ n = T Q n + TQ nQ n = T Q n + T Q n = T ⊕ Qn
Qn 0 0 1 1 Qn+1 0 1 0 1 D 0 1 0 1
5.2.3 钟控 触发器和 触发器 钟控T触发器和 触发器和T′触发器
钟控T触发器的逻辑电路及符号分别如图5-9(a)、(b)所示。 从图中看出，它是将钟控RS触发器的互补输出Q和Q分别接至 原来的R和S输入端，并在触发引导门的输入端加T输入信号而 构成的。这时等效的R、S输入信号为
从以上分析可见，基本RS触发器具有置0、置1和保持 的逻辑功能，通常SD称为置1端或置位(SET)端，RD称为置 0或复位(RESET)端，因此该触发器又称为置位—复位(Set Reset)触发器或RDSD触发器，其逻辑符号如图5-1(b)所示。 因为它是以RD 和SD 为低电平时被清0和置1的，所以称RD 、 SD低电平有效，且在图5-1(b)中RD、SD的输入端加有小圆 圈。
RD = R ⋅ CP, S D = S ⋅ CP
Q
Q
A
&
RD
&
SD
B CP D S 1R C1 1S (b) Q Q
C
&
R CP (a)
&
图 5-5
当CP=0时，C、D门被封锁，RD=1，SD=1，由基本RS触 发器功能可知，触发器状态维持不变。 当CP=1时，RD=R, SD=S，触发器状态将发生转移。将 RD、SD代入基本RS触发器的特征方程式(5 - 1)中，可得出钟 控RS触发器的特征方程为
5.2.5 电位触发方式的工作特点
电位触发方式的特点是，在约定钟控信号电平(CP=1或0) 期间，触发器的状态对输入信号敏感，输入信号的变化都会 引起触发器的状态变化。而在非约定钟控信号电平(CP=0)期 间， 不论输入信号如何变化，都不会影响输出，触发器的 状态维持不变。但是必须指出，这种电位触发方式，对于T′ 触发器，其状态转移为
当输入信号变化时，触发器可以从一个稳定状态转换到另 一个稳定状态。我们把输入信号作用前的触发器状态称为现在 状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用 后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1 表示。 因此根据图5 - 1(a)电路中的与非逻辑关系，可以得出以 下结果： ① 当RD=0，SD=1时，无论触发器原来处于什么状态， 其 次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。 ② 当RD=1，SD=0时，无论触发器原来处于什么状态，其次 态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态。
表 5 – 1 基本RS触发器状态表
R DS D 00 Q 0 1 × ×
01 0 0Biblioteka Baidu
11 0 1
10 1 1
Qn+1
图 5 – 2 次态卡诺图
2. 特征方程 状态方程 特征方程(状态方程 状态方程) 描述触发器逻辑功能的函数表达式称为特征方程或状态 方程。对图5-2次态卡诺图化简，可以求得基本RS触发器的特 征方程为
5.2.2 钟控 触发器 钟控D触发器
为了解决R、S之间有约束问题，可以将图5-5(a)钟控RS 触发器的R端接至D门的输出端，并将S改为D，便构成了图 5-7(a)所示的钟控D触发器，其逻辑符号如图5 -7(b)所示。图 5 -7(a)中，门A和B组成基本触发器，门C和D组成触发引导 门。基本触发器的输入为
第4章 触发器 章
4.1 基本 触发器 基本RS触发器 4.2 时钟控制的触发器 4.3 集成触发器 4.4 触发器的逻辑符号及时序图
5.1 基本 触发器 基本RS触发器
5.1.1 电路结构和工作原理
Q Q RD Q Q
&
RD (a)
&
SD
SD (b)
图 5 – 1 基本RS触发器
基本RS触发器是构成各种功能触发器的基本单元，所 以称为基本触发器。它可以用两个与非门或两个或非门交 叉耦合构成。图5 - 1(a)是用两个与非门构成的基本RS触发 器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表 示触发器的状态。Q=1，Q =0时，称触发器处于1状态； Q=0, Q=1时，称触发器处于0状态。RD、SD为触发器的两 个输入 端( 或称激 励端)。当输 入信号RD 、SD 不变 化(即 RDSD=11)时，该触发器必定处于Q=1或Q=0的某一状态保 持不变，所以它是具有两个稳定状态的双稳态触发器。
Q n +1 = S + RQ n RS = 0
(约束条件)
(5-2)
其中RS=0表示R与S不能同时为1。该方程表明当CP=1时， 钟控RS触发器的状态按式(5 - 2)转移，即时钟信号为1时才 允许外输入信号起作用。
同理还可得出CP=1时，钟控RS触发器的状态转移真值表、 激励表分别如表5 - 3和表5-4所示，状态转移图、时序图分别 如图5 - 6(a)、 (b)所示。 钟控RS触发器是在R和S分别为1时清“0”和置“1”，称 为R、S高电平有效，所以逻辑符号的R、S输入端不加小圆圈。 表 5 – 3 钟控RS触发器状态转移真值表 R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 ×
Q
Q
A
&
RD
&
SD
B 1D D D (b) CP C1 Q Q
C
&
CP (a)
&
图 5 - 7D触发器 (a) 逻辑电路； (b) 逻辑符号
D=1 D=0 0 D=0
图 5-8 D触发器状态图
1
D=1
表 5 – 5 D触发器状态转移真值表
D 0 1 Qn+1 0 1
表 5 – 6 Ｄ触发器激励表
Q n +1 = ，当在CP=1且脉冲宽度较 Q
宽时，T′触发器将在CP=1的期间一直发生翻转，直至CP=0 为止，这种现象称为空翻。
如果要求每来一个CP触发器仅发生一次翻转，则对钟控 信号约定电平(通常CP=1)的宽度要求是极为苛刻的。例如， 对T′触发器必须要求触发器输出端的新状态返回到输入端之 前，CP应回到低电平，就是CP的宽度tCP不能大于3tpd，而为 了保证触发器能可靠翻转，至少在第一次翻转过程中，CP 应保持在高电平， 亦即宽度不应小于2tpd，因此CP的宽度应 限制在2tpd＜tCP＜3tpd范围内。但TTL门电路的传输时间tpd通 常在50ns以内，产生或传送这样的脉冲很困难，尤其是每个 门的延迟时间tpd各不相同。因此在一个包括许多触发器的数 字系统中，实际上无法确定时钟脉冲应有的宽度。所以，为 了避免空翻现象，必须对以上的钟控触发器在电路结构上加 以改进。
Q n +1 = S D + RDQ n S D + RD = 1 (约束条件)
特征方程中的约束条件表示RD和SD不允许同时为0，即RD和 SD总有一个为1。
3. 状态转移图 状态图 与激励表 状态转移图(状态图 与激励表 状态图)与激励表 状态转移图是用图形方式来描述触发器的状态转移规律。 图5 - 3为基本RS触发器的状态转移图。图中两个圆圈分别表 示触发器的两个稳定状态，箭头表示在输入信号作用下状态 转移的方向，箭头旁的标注表示转移条件。 激励表(也称驱动表)是表示触发器由当前状态Qn转至确 定的下一状态Qn+1时，对输入信号的要求。基本RS触发器的 激励表如表5-2所示。