第四章_存储器

合集下载

第4章存储器

2.数据总线匹配和存储器接口
奇存储体（512KB）偶存储体（512KB）
00001H 00003H 00005H · · ·
00000H 00002H 00004H · · ·
FFFFFHH
FFFFEHH
A19～A1
D15～D8
BHE
D7～D0
A0
图4.23 8086的存储体组织
字选择线
。
位线
T1
C
D
图4.8
单管动态存储元
2. DRAM存储芯片实例（见图4.9）
4.2.3 存储器芯片的读/写时序
tCYC tRAS RAS
CAS
tCAS
地址
行地址 tRCS
列地址 tRCH
tCYC：读周期时间 tRAS：RAS脉冲宽度 tCAS：CAS脉冲宽度 tRCS：读命令建立时间 tRCH：读命令保持时间 tDOH：数据输出保持时间
4.1 存储器系统概述
4.1.0 存储器系统的Cache—主存层次结构
硬件管理
CPU
Cache
主存储器
图4.0 Cache—主存存储层次
4.1.1 存储器分类
1.按存储介质分类（1）半导体存储器（2）磁表面存储器（3）光盘存储器 2.按存取方式分类（1）随机存储器RAM （2）只读存储器ROM （3）顺序存储器SAM （4）相联存储器 3. 按在计算机中的作用分类（1）主存储器（2）外存储器（3）高速度缓冲存储器（Cache）（4）控制存储器 4. 按信息的可保存性分类
R/W 32K×8
D7～D0
R/W D7 ～D0
图4.26
内存与CPU的连接框图

第四章-存储器04-高速缓冲存储器

Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2：设一个Cache中有8块，访问主存进行读操作的块地址依次为： 10110、11010、10110、11010、10000、00100、10010，求每次访问时Cache的内容。
硬件完成功能：访存地址转成 Cache地址辅助存储器
Cache 的全部功能都是由硬件完成的，对程序员来说是透明的。
4.1、地址映象
映象：其物理意义就是位置的对应关系，将主存地址变成Cache地址。
常见的映象方式主要有三种： 1）直接映象 2）全相联映象 3）组相联映象
CPU Cache 字数据总线字
2位主存区号标记 00 主存块号比较 3位区内块号 100 Cache块号未命中访问内存 000 001 010 011 100 101 110 111 块内地址块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器（Cache）
考研试题精选：
假设：CPU执行某段程序时，共访问Cache 3800 次，访问主存200 次，已知Cache存取周期为50ns，主存存取周期为250ns。
求：Cache—主存系统的平均存取时间和效率。解：系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111

微型计算机系统原理及应用第4章半导体存储器

17
4．3 半导体只读存储器（ROM）
4.3.1 掩膜式只读存储器ROM ROM制造厂家按用户提供的数据，在芯片制造时
写定。用户无法修改。
18
4.3.2 可编程的只读存储器PROM 只能写入一次。
19
4.3.3 可编程、可擦除的只读存储器EPROM
1. 紫外线擦除的EPROM 进行照射10～20min，擦除原存信息，成为全1状态。
8
2．静态RAM的结构将多个存储单元按一定方式排列起来，就组成了一个静态RAM存储器。
9
典型的SRAM 6116：2KB，A0~A10，D0~D7形成 128*16*8（每8列组成看作一个整体操作）的阵列
片选CS# 输出允许 OE#
读写控制 WE#
10
典型的SRAM芯片6264 (8KB)
29
存储器芯片的选用
RAM、ROM区别：
–ROM：ROM用来存放程序，为调试方便，多采用EPROM
–RAM：存储器容量不大，功耗较小时，可采用静态RAM；
系统较大，存储器容量很大，功能和价格成为主要矛盾，要选择动态RAM，这时要考虑刷新问题。
组成存储器模块时，需要考虑的因素主要有：容
量、速度、负载等：
14
2. 双端口RAM举例
CY7C130/131/140/141 1K*8bit高速双端口SRAM A0~A9：地址线 I/O0~I/O7：数据线 CE#：片选 OE#：输出允许线 R/W#：读写控制 BUSY#： INT#：
15
存储器的基本组成半导体存储器的内部结构为例
译码电路：重合译码方式存储体：核心。一个基本存储电路可存入一个二进制数码
A12 A7 A6 A5 A4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 Vcc WE CS 2 A8 A9 A 11 OE A 10 CS 1 D7 D6 D5 D4 D3

(完整word版)第四章存储器习题

第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。

主存储器的性能指标主要是、存储周期和存储器带宽。

√3。

存储器中用来区分不同的存储单元，1GB= KB。

√4。

半导体存储器分为、、只读存储器(ROM)和相联存储器等。

√5. 地址译码分为方式和方式.√6。

双译码方式采用个地址译码器，分别产生和信号。

√7。

若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式,地址译码器有条输出线。

√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。

√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。

10. 计算机的主存容量与有关，其容量为。

11。

要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。

12. 内存储器容量为6K时，若首地址为00000H,那么末地址的十六进制表示是。

13 主存储器一般采用存储器件，它与外存比较存取速度、成本。

14 三级存储器系统是指这三级、、。

15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ，MB= 。

16一个512KB的存储器，其地址线和数据线的总和是。

17 只读存储器ROM可分为、、和四种.18 SRAM是；DRAM是；ROM是；EPROM是。

19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。

20半导体动态RAM和静态RAM的主要区别是。

21MOS半导体存储器可分为、两种类型，其中需要刷新。

22 广泛使用的和都是半导体③存储器。

前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。

25 动态半导体存储器的刷新一般有、和三种方式。

计算机操作系统第四章-存储器管理

第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中，存储器是信息处理的来源与归宿，占据重要位置。

但是，在现有技术条件下，任何一种存储装置，都无法从速度、容量、是否需要电源维持等多方面，同时满足用户的需求。

实际上它们组成了一个速度由快到慢，容量由小到大的存储装置层次。

2、各种存储器•寄存器、高速缓存Cache：少量的、非常快速、昂贵、需要电源维持、CPU可直接访问；•内存RAM：若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问；•磁盘高速缓存：存在于主存中；•磁盘：数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问；由操作系统协调这些存储器的使用。

二、存储管理的目的1、尽可能地方便用户；提高主存储器的使用效率，使主存储器在成本、速度和规模之间获得较好的权衡。

(注意cpu和主存储器，这两类资源管理的区别)2、存储管理的主要功能：•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址，虚地址)：用户源程序经过编译/汇编、链接后，程序内每条指令、每个数据等信息，都会生成自己的地址。

●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。

这个空间是以0为基址、线性或多维编址的。

2、物理地址(绝对地址，实地址)：是一个实际内存单元(字节)的地址。

●计算机内所有内存单元的物理地址组成系统的物理地址空间，它是从0开始的、是一维的；●将用户程序被装进内存，一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。

四、地址映射(变换、重定位)当程序被装进内存时，通常每个信息的逻辑地址和它的物理地址是不一致的，需要把逻辑地址转换为对应的物理地址----地址映射；地址映射分静态和动态两种方式。

1、静态地址重定位是程序装入时集中一次进行的地址变换计算。

物理地址= 重定位的首地址+ 逻辑地址•优点：简单，不需要硬件支持；•缺点：一个作业必须占据连续的存储空间；装入内存的作业一般不再移动；不能实现虚拟存储。

第四章磁表面存储器

A．SCSIB．专用C．ESDl
答案：A
11．以下描述中基本概念正确的句子是_______。
A．硬盘转速高，存取速度快B．软盘转速高，存取速度快
C．硬盘是接触式读写D．软盘是浮动磁头读写
答案：A
12．下列说法中正确的是________。
A．硬盘系统和软盘系统可分为固定磁头和可移动磁头两种
B．高数据传输率CD-ROM驱动器运行速度快，但要求很高的容错性和纠错能力
磁盘上的磁道是_______。在磁盘存储器中查找时间是指_______。活动头磁盘存储器的平均存取时间是指_______。磁道长短不同，其所存储的数据量_________。
(1)A．记录密度不同的同心圆B．记录密度相同的同心圆C．阿基米德螺线
(2)A．磁头移动到要找的磁道的时间B．在磁道上找到扇区的时间C在扇区中找到数据块的时间
(3)A．平均找道时间B．平均找道时间+平均等待时间C平均等待时间
(4)A．相同B．长的容量大C短的容量大
答案：(1)A (2)A (3)B (4)A
(1)在磁盘上的磁道和唱盘不同，是一圈圈的同心圆，磁盘上的每个磁道容量相同，因此，每条磁道上的密度不同。
(2)在磁盘上存取数据时，地址由两部分组成：磁道和扇区。把磁头移动到要找的磁道的时间称为查找时间，找到磁道后把要找的扇区转到磁头下所需的时间称为等待时间。
答案：可换盘片式固定盘片式可移动磁头固定磁头
16．磁盘存储器是一种以______方式存取的存储器。
答案：随机
17．半导体存储器的速度指标是______，磁盘存储器的速度指标是______、_______和______，其中______与磁盘的旋转速度有关。
答案：存取时间和存取周期平均找道时间平均等待时间数据传输率平均等待时间和数据传输率

第4章-嵌入式系统的存储器系统PPT课件

冲，二级缓冲。
DRAM的体）电容存储电荷来储存信息，必须通过不停的给电容充电来维持信息。
DRAM 的成本、集成度、功耗等明显优于SRAM。 DRAM保留数据的时间很短，速度也比SRAM慢，不过它还是比任何
的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。
4.1.3 存储管理单元
MMU（Memory Manage Unit, 存储管理单元）
在CPU和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转换过程一般称为内存映射。
MMU主要完成以下工作：（1）虚拟存储空间到物理存储空间的映射。
采用了页式虚拟存储管理，它把虚拟地址空间分成一个个固定大小的块，每一块称为一页，把物理内存的地址空间也分成同样大小的页。MMU实现的就是从虚拟地址到物理地址的转换。（2）存储器访问权限的控制。（3）设置虚拟存储空间的缓冲特性。
（或旁路转换缓冲/页表缓冲/后援存储器）
当CPU访问内存时，首先在TLB中查找需要的地址变换条目，如果该条目不存在，CPU再从位于内存中的页表中查询，并把相应的结果添加到TLB中，更新它的内容。
当ARM处理器请求存储访问时，首先在TLB中查找虚拟地址。如果系统中数据TLB和指令TLB是分开的，在取指令时，从指令TLB查找相应的虚拟地址，对于内存访问操作，从数据TLB中查找相应的虚拟地址。
当进行数据写操作时，可以将cache分为读操作分配cache和写操作分配cache两类。
对于读操作分配cache，当进行数据写操作时，如果cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行 cache内容预取。
对于写操作分配cache，当进行数据写操作时，如果cache未命中， cache系统将会进行cache内容预取，从主存中将相应的块读取到 cache中相应的位置，并执行写操作，把数据写入到cache中。对于写通类型的cache，数据将会同时被写入到主存中，对于写回类型的cache数据将在合适的时候写回到主存中。

计算机组成原理第4章存储系统

第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。

一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。

这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。

由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。

根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。

(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。

另一方面，存储器的存取速度又取决于这种物理状态的改变速度。

目前使用的存储介质主要是半导体器件和磁性材料。

用半导体器件组成的存储器称为半导体存储器。

用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。

(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。

半导体存储器是随机存储器。

如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。

如磁带存储器就是顺序存储器，它的存取周期较长。

磁盘存储器是半顺序存储器。

(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。

既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。

(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。

断电后仍能保存信息的存储器，称为永久性记忆的存储器。

磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。

主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。

计算机组成原理第 4 章存储器系统(修改版)

磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同，可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器，它是通过能量高度集中的激光束照在基体表面引起物理的或化学的变化，记忆二进制信息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1．按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存放当前运行的程序和数据。主存储器设在主机内部，所以又称内存储器。简称内存或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器，用于存放当前不参加运行的程序和数据。当需要运行程序和数据时，将它们成批调入内存供CPU使用。CPU不能直接访问辅助存储器。 • 辅助存储器属于外部设备，所以又称为外存储器，简称外存或辅存。
写操作（存操作）地址（MAR） AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令（Read）
MEM
存储单元内容（M）
DB
MEM
CB 写命令 MEM （Write） DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式：数据传送在固定的时间间隔内完成，即在一个存取周期内完成。 • 异步控制方式：数据传送的时间不固定，存储器在完成读/写操作后，需向CPU回送“存储器功能完成”信号（MFC），表示一次数据传送完成。 • 目前多数计算机采用同步方式控制CPU与主存之间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信息交换，所以多用于CPU与外设的数据传送中。

第4章存储器管理练习答案

第四章存储器管理一、单项选择题1、存储管理的目的是（C ）。

A.方便用户B.提高内存利用率C.方便用户和提高内存利用率D.增加内存实际容量2、在（ A）中，不可能产生系统抖动的现象。

A.固定分区管理B.请求页式管理C.段式管理D.机器中不存在病毒时3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。

A.源程序B.目标程序C.可执行程序D.非执行程序4、可由CPU调用执行的程序所对应的地址空间为（D ）。

A.符号名空间B.虚拟地址空间C.相对地址空间D.物理地址空间5、存储分配解决多道作业[1C]划分问题。

为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。

供选择的答案：[1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间[2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址[4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序D 连接装入程序E 调试程序F 编译程序G 解释程序6、分区管理要求对每一个作业都分配（A ）的内存单元。

A.地址连续B.若干地址不连续C.若干连续的帧D.若干不连续的帧7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。

A.段式B.页式C.固定分区D.段页式8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。

A.2GBB.4GBC.100KBD.640KB9、虚拟存储技术是（ A）。

A.补充内存物理空间的技术B.补充相对地址空间的技术C.扩充外存空间的技术D.扩充输入输出缓冲区的技术10、虚拟内存的容量只受（ D）的限制。

A.物理内存的大小B.磁盘空间的大小C.数据存放的实际地址D.计算机地址字长11、虚拟存储技术与（A ）不能配合使用。

A.分区管理B.动态分页管理C.段式管理D.段页式管理12、（B ）指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。

计算机组成原理第4章主存储器

4.5 读/写存储器

VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器，构成双稳态触发器，可存储一位二值信息。T5、 T6两只门控管相当于模拟开关，它们的栅极接到字线上。由字选择线（行地址译码器输出Xi ）控制该单元是否被选中。还有两条位线连接到T5、T6 上用来传送读写信号，T7、T8的开关状态控制位线与输入/输出缓冲器间是否接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj

T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器

静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器

动态存储器（DRAM）
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位

在现代计算机中，主存储器处于全机中心地位，其原因是：
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术，在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机，利用存储器存放共享数据，

EEPROM：可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除，也可局部擦除)。

上述各种存储器中，RAM为“易失性存储器”，其余的称为“非易失性存储器”(断电以后信息不会丢失)。

第四章存储器管理(1-2)

物理地址空间
Load A data1
100
Load A 200
1100
Load A 1200
编译连接
data1 3456 200 3456
地址映射
1200 3456 。。
第四章存储器管理
地址映射的方式
静态地址映射： 1）程序被装入内存时由操作系统的连接装入程序完成程序的逻辑地址到内存地址的转换； 2）地址转换工作是在程序执行前由装入程序集中一次完成。假定程序装入内存的首地址为BR，程序地址为VR，内存地址为MR，则地址映射按下式进行：MR=BR+VR
② 便于实现对目标模块的共享：将内存中的一个模块可以连接到多个程序中。 ③ 要运行的程序都必须在装入时，全部连接调入内存。
第四章存储器管理
3. 运行时动态链接(Run-time Dynamic Linking) 动态链接方式：将对某些模块的链接推迟到执行时才实施，亦即，在执行过程中，当发现一个被调用模块尚未装入内存时，立即由OS去找到该模块并将之装入内存，把它链接到调用者模块上。特点如下：特点：凡在执行过程中未被用到的目标模块，都不会被调入内存和被链接到装入模块上，这样不仅可加快程序的装入过程，而且可节省大量的内存空间。
硬件支持：在动态地址重定位机构中，有一个基地址寄存器BR和一个程序地址寄存器VR，一个内存地址寄存器MR。
转换过程：MR=BR+VR
第四章存储器管理
把程序装入起始地址为100的内存区
0 100
重定位寄存器 1000
…
MOV r1，[50]
0 1000 1100
… …
MOV r1பைடு நூலகம்[50]

第4章存储器讲解解析

15. 设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读/写命令信号（高电平为读，低电平为写）。现有这些存储芯片： ROM（2K×8位，4K×4位，8K×8位）， RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
由于存储器单体的存取周期为T，而CPU的总线访存周期为（1/8）T，故体内逻辑要支持单体的独立工作速率。因此在SRAM 芯片的外围加了地址、数据的输入/输出缓冲装置，以及控制信号的扩展装置。
-RD
A15~3
-OE A12~0
-WE
D7~0
8KB SRAM
D7~0 -CE
片选信号扩展
……
3片4K×8位
……
……
A15=1
65535
（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片；
（3）CPU和存储器连接逻辑图及片选逻辑：
+5V
MREQ A15 A14 A13 A12
C B A
G2A
Y0
G2B 74138（3：8）
Y1
G1
Y2 Y3
CPU
A11~0
CS0 4K× 4 ROM 4K× 4 ROM
8KB 1体
A12~0 -Y1
8KB 2体
A12~0 -Y2
8KB 7体
…
……
A12~0 -Y7

主存储器

计算机组成原理第四章吴艺娟 1
§4.1 主存储器分类
一、作为存储介质的基本要求 1、其基本存储单元要具有两个明显稳定的物理状态用来存储二进制信息； 2、便于和电信号转换； 3、便于读写； 4、速度高； 5、容量大； 6、可靠性高； 7、价格适中。
计算机组成原理第四章吴艺娟 2
二、主存储器的类型 1、随机存储器RAM 如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。主存储器主要由RAM组成。 2、只读存储器ROM 只读存储器的内容只能读出不能写入，它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和随机存储器分享主存储器的同一个地址空间，所以仍属于主存储器的一部分。 3、可编程只读存储器PROM 一次性写入的存储器。 4、可擦除可编程只读存储器EPROM 用紫外线擦除其内容，擦除后可再次写入。
计算机组成原理第四章吴艺娟
29
计算机组成原理第四章吴艺娟
30
计算机组成原理第四章吴艺娟
31
4.9.2 重叠与交叉存取控制一、对多个并行存储模块的两种访问方法 1、同时访问所有模块同时启动一次存储周期，相对各自的数据寄存器并行地读写信息。适于多数据流或多指令流的并行处理。 2、交叉访问适于以流水线工作方式工作的计算机系统。二、存取控制主存控制基本结构：排队线路 “忙”标志触发器Cm 节拍发生器控制线路 32 计算机组成原理第四章吴艺娟
计算机组成原理第四章吴艺娟 11
（高电平有效）高电平有效）
(T1~T6)六管静态存储元六管静态存储元
计算机组成原理第四章吴艺娟 12
静态MOS存储元读过程静态MOS存储元读过程

操作系统第四章答案

第四章存储器管理. 为什么要配置层次式存储器？答：这是因为：.设置多个存储器可以使存储器两端地硬件能并行工作..采用多级存储系统，特别是技术，这是一种减轻存储器带宽对系统性能影响地最佳结构方案..在微处理机内部设置各种缓冲存储器，以减轻对存储器存取地压力.增加中寄存器地数量，也可大大缓解对存储器地压力.、可采用哪几种方式将程序装入内存？它们分别适用于何种场合？答：（）绝对装入方式：绝对装入方式只能将目标模块装入到内存中事先指定地位置.在多道程序环境下，编译程序不可能预知所编译地目标模块应放在内存地何处，困此，绝对装入方式只适用于单道程序环境.（）可重定位装入方式：在多道程序环境下，所得到地目标模块地起始地址通常是从开始地，程序中地其它地址也都是相对于起始地址计算地.此时应采用可重定位装入方式，根据内存地当前情况，将装入模块装入到内存地适当位置.（）动态运行时装入方式：可重定位装入方式可将装入模块装入到内存中任何允许地位置，故可用于多道程序环境；但这种方式并不允许程序运行时在内存中移动位置.、何谓静态链接？何谓装入时动太链接和运行时地动态链接？答：、静态链接：在程序运行之前，先将各目标模块及它们所需地库函数，链接成一个完整地装配模块，以后不再拆开，我们把这种事先进行链接地方式称为静态链接方式、装入时动态链接：这是指将用户源程序编译后所得到地一组目标模块，在装入内存时，采用边装入边链接地链接方式.、运行时动态链接：这是指对某些目标模块地链接，是在程序执行中需要该（目标）模块时，才对它进行地链接.、在进行程序链接时，应完成哪些工作？答：静态链接、装入时动态链接、运行时动态链接；、在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？答：为了实现对空闲分区地分配和链接，在每个分区地起始部分，设置一些用于控制分区分配地信息，以及用于链接各分区所用地前向指针；在分区尾部则设置一后向指针，通过前、后向链接指针，可将所有地空闲分区链接成一个双向链，为了检索方便，在分区尾部重复设置状态位和分区大小表目.当分区被分配出去以后，把状态位由“”改为“”，此时，前、后向指针已无意义.、为什么要引入动态重定位？如何实现？答：. 为了在程序执行过程中，每当访问指令或数据时，将要访问地程序或数据地逻辑地址转换成物理地址，引入了动态重定位.. 可在系统中增加一个重定位寄存器，用它来装入(存放)程序在内存中地起始地址，程序在执行时，真正访问地内存地址是相对地址与重定位寄存器中地地址相加而形成地,从而实现动态重定位.、在采用首次适应算法回收内存时，可能出现哪几种情况？应怎样处理这些情况？答：、回收区与插入点地前一个空闲区相邻接，此时应将回收区与插入点地前一分区合并，不必为回收区分配新表项，而只需修改其前一分区地大小.、回收区与插入点地后一个空闲区相邻接，此时可将两分区合并，形成新地空闲区，但用回收区地首址作为新空闲区地首址，大小为两者之和.、回收区同时与插入点地前、后两个空闲区邻接，此时可将三个分区合并，使用前一个分区地表项和首址，取消后一个分区地表项，大小为三者之和.、回收区既不与前一个分区相邻接，也不与后一个分区相邻接，这时应为回收区单独建立一新表项，填写回收区地首址和大小，并根据其首址插入到空闲链中地适应位置.. 分区存储管理中常采用哪些分配策略？比较它们地优缺点.答：分区存储管理中常采用地分配策略有：首次适应算法、循环首次适应算法、最佳适应算法、最坏适应算法..首次适应算法地优缺点：保留了高址部分地大空闲区，有利于后到来地大型作业地分配；低址部分不断被划分，留下许多难以利用地、小地空闲区，且每次分区分配查找时都是从低址部分开始，会增加查找时地系统开销..循环首次适应算法地优缺点：使内存中地空闲分区分布得更为均匀，减少了查找时地系统开销；缺乏大地空闲分区，从而导致不能装入大型作业..最佳适应算法地优缺点：每次分配给文件地都是最适合该文件大小地分区；内存中留下许多难以利用地小地空闲区..最坏适应算法地优缺点：给文件分配分区后剩下地地空闲区不至于太小，产生碎片地几率最小，对中小型文件分配分区操作有利；使存储器中缺乏大地空闲区，对大型文件地分区分配不利.. 在系统中引入对换后可带来哪些好处？答：能将内存中暂时不运行地进程或暂时不用地程序和数据，换到外存上，以腾出足够地内存空间，把已具备运行条件地进程或进程所需地程序和数据换入内存，从而大大地提高了内存地利用率.、为实现对换，系统应具备哪几方面地功能？答：兑换空间地管理，进程地换出，进程地换入.、在以进程为单位进行对换时，每次是否都将整个进程换出？为什么？答：. 以进程为单位进行对换时，每次都将整个进程换出；. 目地为了解决内存紧张地问题，提高内存地利用率.、为实现分页存储管理，需要哪些硬件支持？答：需要一台具有一定容量地内存及外存地计算机系统外，页表机制、缺页中断机构以及地址变换机构.、较详细地说明引入分段存储管理是为了满足用户哪几方面地需要.答：方便编程、信息共享、信息保护、动态增长、动态链接.、在具有快表地段页式存储管理方式中，如何实现地址变换？答：物理地址该段在主存地起始地址页框号*大小页内地址.. 为什么说分段系统较之分页系统更易于实现信息共享和保护?答：.对于分页系统，每个页面是分散存储地，为了实现信息共享和保护，则页面之间需要一一对应起来，为此需要建立大量地页表项；.而对于分段系统，每个段都从开始编址，并采用一段连续地地址空间，这样在实现共享和保护时，只需为所要共享和保护地程序设置一个段表项，将其中地基址与内存地址一一对应起来即可.、分页和分段存储管理有何区别？答：主要表现在（）页是信息地物理单位，分页是为实现离散分配方式，以消减内存地外零头，提高内存地利用率.或者说，分页仅仅是由于系统管理地需要而不是用户地需要.段则是信息地逻辑单位，它含有一组其意义相对完整地信息.分段地目地是为了能更好地满足用户地需要.（）页地大小固定且由系统决定，由系统把逻辑地址划分为页号和页内地址两部分，是由机器硬件实现地，因而在系统中只能有一种大小地页面；根据信息地性质来划分.（）分页地作业地址空间是一维地，即单一地线性地址空间，程序员只需利用一个记忆符，即可表示一个地址；而分段地作业地址空间则是二维地，程序员在标识一个地址时，即需给出段名，又需给出段内地址.. 试全面比较连续分配和离散分配方式.答：（）连续分配是指为一个用户程序分配一个连续地地址空间，包括单一连续分配方式和分区式分配方式，前者将内存分为系统区和用户区，系统区供操作系统使用，用户区供用户使用，是最简单地一种存储方式，但只能用于单用户单任务地操作系统中；分区式分配方式分为固定分区和动态分区，固定分区是最简单地多道程序地存储管理方式，由于每个分区地大小固定，必然会造成存储空间地浪费；动态分区是根据进程地实际需要，动态地为之分配连续地内存空间，常用三种分配算法: 首次适应算法，该法容易留下许多难以利用地小空闲分区，加大查找开销；循环首次适应算法，该算法能使内存中地空闲分区分布均匀，但会致使缺少大地空闲分区；最佳适应算法，该算法也易留下许多难以利用地小空闲区；（）离散分配方式基于将一个进程直接分散地分配到许多不相邻地分区中地思想，分为分页式存储管理，分段存储管理和段页式存储管理. 分页式存储管理旨在提高内存利用率，满足系统管理地需要，分段式存储管理则旨在满足用户(程序员)地需要，在实现共享和保护方面优于分页式存储管理，而段页式存储管理则是将两者结合起来，取长补短，即具有分段系统便于实现，可共享，易于保护，可动态链接等优点，又能像分页系统那样很好地解决外部碎片地问题，以及为各个分段可离散分配内存等问题，显然是一种比较有效地存储管理方式；、虚拟存储器有哪些特征？其中最本质地特征是什么？答：多次性、对换性、虚拟性；值得说明地是，虚拟性是以多次性和对换性为基础地，或者说，仅当系统允许将作业分多次调入内存，并能将内存中暂时不运行地程序和数据换至盘上时，才有可能实现虚拟存储器；而多次性和对换性又必须建立在离散分配地基础上.. 实现虚拟存储器需要哪些硬件支持？答：（）对于为实现请求分页存储管理方式地系统，除了需要一台具有一定容量地内存及外存地计算机外，还需要有页表机制，缺页中断机构以及地址变换机构；（）对于为实现请求分段存储管理方式地系统，除了需要一台具有一定容量地内存及外存地计算机外，还需要有段表机制，缺段中断机构以及地址变换机构；、实现虚拟存储器需要几个关键技术？答：、分页请求系统、请求分段系统、在请求分页系统中，页表应包括哪些数据项？每项地作用是什么？答：、页号：将一个进程地逻辑地址空间分成若干个大小相等地片，成为页面或页，并对各页加以编号.、物理块号：内存空间分成与页大小相等地物理块，对物理块进行编号.、状态位：用于指示该页是否已调入内存，供程序访问时参考.、访问字段：用于记录本页在一段时间内被访问地次数，或记录本页最近已有多长时间未被访问.、修改位：表示该页调入内存是否被修改过.、外存地址：用于指示该页在外存上地地址，通常是物理块号，供调入该页时参考.、在请求分页系统中，应从何处将所需页面调入内存？答：外存.、在请求分页系统中，常采用哪几种页面置换算法？答：先来先服务，最近最久未使用，最佳置换算法.. 在请求分页系统中，通常采用哪种页面分配方式？答：三种分配方式：固定分配局部置换、可变分配全局置换、可变分配局部置换. . 在一个请求分页系统中，采用页面置换算法时，假如一个作业地页面走向为、、、、、、、、、、、，当分配给该作业地物理块数分别为和时，试计算在访问过程中所发生地缺页次数和缺页率，并比较所得结果.答：时，采用页面置换算法地缺页次数为次，缺页率为；时，采用页面置换算法地缺页次数为次，缺页率为.由此可见，增加分配给作业地内存块数，反而增加了缺页次数，提高了缺页率，这种现象被称为是现象.、实现算法所需要地硬件支持是什么？答：寄存器、栈.. 试说明改进型置换算法地基本原理.答：基本原理：在将一个页面换出时，如果该页已被修改过，便须将该页重新写回到磁盘上；但如果该页未被修改过，则不必将它写回磁盘上.在改进型算法中，除需考虑页面地使用情况外，还须再增加一个因素，即置换代价，这样，选择页面换出时，既要是未使用过地页面，又要是未被修改过地页面.、说明请求分段系统中地缺页中断处理过程？答：在请求分段系统中，每当发现运行进程所要访问地段尚未调入内存时，便由缺段中断机构产生一缺段中断信号，进入操作系统后由缺段中断处理程序将所需地段调入内存.缺段中断机构与缺页中断机构类似，它同样需要在一条指令地执行期间，产生和处理中断，以及在一条指令执行期间，可能产生多次缺段中断.缺段中断地处理过程如图所示.、如何实现分段共享？答：对于一个共享段，不同地进程可以各用不同地段号去共享该段.。

计算机组成原理第四章课后习题和答案解析[完整版]

第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。

答：主存：主存储器，用于存放正在执行的程序和数据。

CPU可以直接进行随机读写，访问速度较高。

辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。

Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。

RAM：半导体随机存取存储器，主要用作计算机中的主存。

SRAM：静态半导体随机存取存储器。

DRAM：动态半导体随机存取存储器。

ROM：掩膜式半导体只读存储器。

由芯片制造商在制造时写入内容，以后只能读出而不能写入。

PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。

EPROM：紫外线擦写可编程只读存储器。

需要修改内容时，现将其全部内容擦除，然后再编程。

擦除依靠紫外线使浮动栅极上的电荷泄露而实现。

EEPROM：电擦写可编程只读存储器。

CDROM：只读型光盘。

Flash Memory：闪速存储器。

或称快擦型存储器。

2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。

答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。

按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。

3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。