数字电子技术基础第二章重点(最新版)

t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
逻辑门电路
(2) 对应输入波形画出输出波形
uI
三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
O uO/V 5
UIH
UIL
t
可见，该电路在输入低 电平时输出高电平，输入高 电平时输出低电平，因此构 成三极管非门。由于输出信 号与输入信号反相，故又称 三极管反相器。
EXIT
2.3 最简单的与、或、非门电路
2.3.1 二极管与门 逻辑电平 A/V B/V Y/V 0 0 0.7 0 ５ 0.7 0 0.7 ５ 5 ５ ５
真值表
逻辑门电路
图2.3.1 二极管与门
缺点：输出电平发生偏移
A 0 0 1 1
B 0 1 0 1
Y 0 0 0 1
返回
EXIT
逻辑门电路
2.3.2 二极管或门
逻辑门电路
三、抗饱和三极管简介
C SBD B B C
E 抗饱和三极管的开关速度高
E
① 没有电荷存储效应 在普通三极管的基极和集电极之间并 ② SBD 的导通电压只有 0.4 V 而非 0.7 V， 接一个肖特基势垒二极管(简称 SBD) 。 因此 UBC = 0.4 V 时，SBD 便导通，使 UBC 钳在 0.4 V 上，降低了饱和深度。
逻辑门电路
2.4.1TTL 反相器的电路结构和工作原理
一、电路结构 输入级主要由三极管 T1 、基极电 阻 R1 和钳位二极管D1组成。 D1 为输入钳位二极管，用以抑制 输出级 输入端出现的负极性干扰。正常信号输 由 T3、D2、 V3 入时，D1 不工作，当输入的负极性干 R4和V5组成。 V扰电压大于二极管导通电压时，二极管 2 其中 V3 ，与 导通，输入端负电压被钳在 -0.7 V上， V5 构成推拉 V5 这不但抑制了输入端的负极性干扰，对 中间级起倒相放大作 式输出结构， V1 还有保护作用。 提高了负载 用，T2 集电极 C2 和发射极 V6 E2 同时输出两个逻辑电平 能力。 相反的信号，分别驱动 T3 和 T5。 EXIT
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
缺点：1、输出电平发生偏移,级数越多,偏移越大.
2 、带负载能力差
EXIT
逻辑门电路
2.4
TTL 集成逻辑门
主要要求：
了解 TTL 与非门的组成和工作原理。 掌握 TTL 基本门电路的逻辑功能和主要外特性。
掌握集电极开路门和三态门的逻辑功能和应用。
了解 TTL 集成逻辑门的主要参数和使用常识。
EXIT
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
iB 0，iC 0，C、E 间相当 于开关断开。
逻辑门电路
三、电压传输特性和噪声容限
1、电压传输特性 输出电压随输入电压变化的特性
uI 较大时工作于 uO/V 段，这时 T2、T5 工作 A UOH B uI 很大时工作于 CD 段， 放大区， uI 的微小增 3.6 这时 T2、T 引起 uI 较小时工作于AB 段， 5 饱和，输出恒为 uO 急剧下降，称 3.0 非门工作在转折区。 这时 T2、T5 截止，T低电平，UOL 0.3V，称与非 4、D2 门工作在饱和区或处于开门状 导通，输出恒为高电平， 2.0 态。 1.0 UOH 3.6V，称与非门工 C UOL D 作在截止区或处于关门状 0.3 0 uI/V 1.0 2.0 态。
V1
逻辑门电路
二、TTL 反相器的工作原理（设输入VIH=3.6V，VIL=0.3V）
输入端为低电平时，输出高电平。 输入电流方向:IIL流出输入端 输入电流大小：1mA 输入为高电平时，输出低电平
输入电流方向:IIH流入输入端 输入电流大小：小于40uA
A 0 1
∴
Y 1 0
YA
EXIT
今后除非特别说明，一律采用正逻辑。
EXIT
逻辑门电路
2.1
概述
二、获得高低电平的方法及高电平和低电平的含义
获得高、低电平的基本原理
EXIT
逻辑门电路
2.1
概述
高电平和低电平为某规定范围的电位值，而非一固定值。
由门电路种类等决定
1
高电平
0
高电平
高电平信号是多大的信号？低 电平信号又是多大的信号？ 低电平 0 低电平 1
EXIT
逻辑门电路
2.2 半导体二极管和三极管的开关特性
Rc Rb
b iB
c
+VCC iC uo
ui
e
三极管开关电路
以后在数字电路中 遇到这样的电路,都 可以认为这是一个 非门.
假定：UIH=VCC ，UIL=0 当uI=UIH时，三极管深度饱和，uo=UCES=UOL － 开关闭合 当uI=UIL时，三极管截止，uO=Vcc=UOH － 开关断开
+5 V uI
1 k
UIH UIL
O
t
解：(1)根据开关工作条件确定 RB 取值 uI = UIL = 0.3 V 时,三极管满足截止条件 uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat) U IH 0.7 V 3.6 0.7 V 2.9 V 因为 iB = RB RB RB V 5V I B(sat) CC 0.1 mA βRC 50 1 k 所以求得 RB < 29 k，可取标称值 27 k。 EXIT
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
R2 和VEE的作用：保证输入为低电平时三极管可 靠截止；输入为高电平时，保证三极管工作在 深度饱和状态，使输出电平接近于零。
缺点:输出电阻大,带负载能力差.
返回
EXIT
逻辑门电路
2.3.4DTL(二级管-三极管)门电路 与非门:二级管与门+三极管非门 或非门:二级管或门+三极管非门 与或非门:二级管与门+二级管或门+三极 管非门
A 0 1
Y 1 0
三级管非门电路
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC IC(sat) O uO VCC
uI 从 UIH 负跳到时 UIL， 三极管不能很快由饱和转变 为截止，而需要经过一段时 t 间才能退出饱和区。
uI 从 UIL 正跳到 UIH 时， 三极管将由截止转变为饱和， iC 从 0 逐渐增大到 IC(sat)，uC t 从 VCC 逐渐减小为 UCE(sat)。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
逻辑门电路
2.1
概述
二、正逻辑与负逻辑 正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用NPN晶体管 和NMOS管，电源电压是正值，一般采用正逻辑。 若采用的是PNP管和PMOS管，电源电压为负值， 则采用负逻辑比较方便。
逻辑门电路
饱和条件 iB ＞ IB(Sat)
iB 愈大于 IB(Sat) ， 则饱和愈深。
I C(sat)

EXIT
逻辑门电路
[例]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使 三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
逻辑电平
A/V 0 0 ５ ５
B/V 0 ５ 0 ５
Y/V 0 ４.3 ４.3 ４.3
真值表
图2.3.2 二极管或门
A 0 0 1 1 B 0 1 0 1 Y 0 1 1 1
缺点：输出电平发生偏移
返回
EXIT
逻辑门电路
2.3.3三极管非门