实验四 组合电路中的竞争与冒险
组合电路中的竞争冒险
学习结束
竞争冒险的判断3
2、逻辑图判别法：先由逻辑图写出逻辑函数式， 再由逻辑函数判别法判别。 【例】试判别该下图所示组合逻辑电路是否存 在竞争冒险。
当取A=0、C=0时， ,图示电路存 在冒险现象。
竞争冒险的判断4
3、卡诺图判别法： 条件：①两圈中存在相邻项②两圈不相交。 【例】 由卡若图判别是否存在竞争 冒险。 解：满足两个条件， 所以存在竞争 冒险。
两种典型的竞争冒险1
两种典型的竞争冒险2
竞争冒险的判断1
1、逻辑函数判别法：如组合逻辑电路的输出逻 辑函数在一定条件下可化简成
这两种形式时，则该组合电路存在竞争冒险。
竞争冒险的判断2
【例】试判别逻辑函数式 是否存在竞争冒险。 解：当取A=1、C=0时， ，出现冒险现象。 当取B=0、C=1时， ，出现冒险现象。 当取A=0、B=1时， ，出现冒险现象。 由上分析可知，逻辑函数 存在冒险现象。
门电路增加一个接选通信号的输入端，只有在输入 信号转换完成并稳定后，才引入选通脉冲将它打开， 此时才允许有输出。在转换过程中，由于没有加选 通脉冲，因此，输出不会出现干扰脉冲。
消除冒险现象的方法2
3、接入滤波电容。由于尖峰干扰脉冲的宽度一 般都很窄，在可能产生尖峰干扰脉冲的门电 路输出端与地之间接入一个容量为几十皮法 的电容就可以吸收掉尖峰干扰脉冲。 4、修改逻辑设计。
组合逻辑电路中的竞争冒险
竞争冒险现象及其产生的原因1
竞争冒险现象及其产生的原因2
1、竞争：同一个门的一组输入信号，由于它们 在此前通过不同数目的门，经过不同长度的 导线传输，到达门输入端的时间会有先后， 这种现象称为竞争。 2、冒险：逻辑门因输入端的竞争而导致输出产 生不应有的பைடு நூலகம்峰干扰脉冲的现象，称为冒险。 3、产生的原因：门电路的延时。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。
然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。
那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。
一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。
总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。
第四章 组合逻辑电路的竞争冒险
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
数字电子技术基础34组合逻辑电路中的竞争-冒险现象
§3.4 组合逻辑电路中的竞争－冒险现象
一、竞争－冒险现象及成因
图3.4.1
竞争－冒险现象
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
成因：当两个输入信号同时向相反的逻辑电平跳变 时（一个从1变为0，一个从0变为1） ，由于存在时刻上 的差异，使两个信号在 t 的极短时间内同时为高电平 或低电平，从而产生尖峰脉冲，不符合门电路稳态下的 逻辑功能，产生内部噪声。
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
三、消除竞争－冒险现象的方法 （一）接入滤波电容 尖峰脉冲一般都很窄（几十ns以内），只要在输出 端并接一个很小的滤波电容 C f （TTL电路中通常为几 十～几百皮法），就足以将尖峰脉冲的幅度削弱至门电 路的阈值电压以下。 例：
图3.4.2 接入滤波电 容消除竞争－冒险现 象的示意图
优点： 简单易行。
缺点： 增加了输出电压波形的上升和下降时间，使波形变坏。
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
（二）引入选通脉冲 例：
图3.4.3 引入选通脉 冲消除竞争－冒险现 象的示意图
优点： 简单，不需增加电路元件。 缺点： 正常的输出信号也将变成脉冲信号，宽度与选通 脉冲相同，且此选通脉冲必须与输入信号同步。
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
（三）修改逻辑设计 有时可用增加冗余项的方法消除竞争－冒险现象。 例：将 Y AB AC 化成 Y AB AC BC ，可 使电路功能不变，而消去B=C=1时的竞争－冒险现象。
图3.4.4 修改逻辑设计消除竞争－冒险现象的示意图
组合逻辑电路的竞争和冒险(精)
可能出现1型冒险。
Y A A
可能出现0型冒险。
例：试判别逻辑函数式 Y AC AB AC 是否可能出现冒险现象。 解：写出逻辑函数式 Y AC AB AC 由逻辑表达式可看出A、C具有竞争能力
BC 00, Y A BC 01, Y ABC 10, Y A
同一个门的一组输入信号，由于它们在此前通过 不同数目的门，经过不同长度导线的传输， 到达门输入端的时间会有先有后,这一现象称为竞争。
四、冒险
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲 （又称过渡干扰脉冲）的现象。 如下图所示电路中，输出
G1 A 1 G2 >=1 Y Y A A 1 Y A 1tpd 1
Y AC AB AC BC 1 消除了冒险
BC 11, Y A A
Y A A 将产生偏“1”冒险。 由此可见，当BC=11时，
AB 00, Y C
AB 10, Y C
AB 01, Y 1
AB 11, Y C
虽然具有竞争，但不会产生冒险 说明 由于冒险出现的可能性很多，而且组合电路 的冒险现象只是可能产生，而不是一定产生， 更何况非临界冒险是允许存在的。
Y A A
A
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
可见，G2门的两个输入信号A、
由于传输路径不同，到达G2门的输入端时，信号比A 延迟了tpd。因此，使G2门输出端出现了很窄的负脉冲。 按照设计要求，这个负尖脉冲是不应该出现的，他的 出现可能会导致负载电路的错误动作。 在下图12－7（a）所示电路中，输出 Y A A 如考虑G1门的平均传输延迟时间tpd时，则在G2输出端 出现了不应有的很窄的正尖峰脉冲，如图12－7（b）
组合逻辑电路中的竞争与冒险知识讲解
A
1tpd A
1 Y
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
G1
A
1
G2
A
&
YA
1tpd
(a)
Y
(b)
五、产生竞争冒险的主要原因
在组合逻辑电路中，当一个门电路如G2输入两 个同时向相反方向变化的互补信号时，则在输 出端可能会产生不应有的尖峰原因
1
竞争 冒险
3 消除冒险 现象方法
2
冒险现象判别
一、理想情况
输入与输出为稳定状态或没有考虑信号通过导线和 逻辑门的传输延迟时间。
二、实际情况
信号通过导线和门电路时，都存在时间延迟tpd。 信号发生变化时也有一定的上升时间tr 或下降时间tf 。
在组合逻辑电路中，是否存在冒险现象，可由逻辑函数来判别 如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成 下列两种形式时，则该组合逻辑电路可能存在冒险现象，即
YA•A 可能出现1型冒险。 YAA 可能出现0型冒险。 例：试判别逻辑函数式 YAC ABAC是否可能出现冒险现象。
解：写出逻辑函数式 YAC ABAC 由逻辑表达式可看出A、C具有竞争能力
一、加封锁脉冲
在输入信号产生竞争冒险的时间内，引入一个脉 冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉 冲应在输入信号转换前到来，转换结束后消失。
二、加选通脉冲
对输出可能产生尖峰干扰脉冲的门电路增加一个接选通 信号的输入端，只有在输入信号转换完成并稳定后，才 引入选通脉冲将它打开，此时才允许有输出。在转换过 程中，没有加选通脉冲，输出不会出现尖峰干扰脉冲。
实验四 组合电路的竞争冒险
实验四 组合电路的竞争冒险1．实验目的通过实验观察组合电路中存在的竞争冒险现象，学会用实验手段消除竞争冒险对电路的影响。
2．实验原理在组合逻辑电路里，信号从输入到输出的过程中，由于不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
下面是一个最简单的例子。
在图4.1（a ）的与门电路中，无论A=1、B=0还是A=0、B=1，输出皆为Y=0。
但是，如果输入信号A 从1跳变为0时，B 从0跳变为1，而信号B 首先上升到以(max)IL V 以上，这样在极短的时间T 内将出现A 、B 同时高于(max)IL V 的状态，于是便在门电路的输出端产生了极窄的Y=1的尖峰脉冲，或称为电压毛刺，如图所示（在画波形时考虑了门电路的传输延迟时间）。
显然，这个尖峰脉冲不符合门电路在稳态下的逻辑关系，因而它是系统内部的噪声。
同样，在图4.1（b ）的或门电路中，无论A=0、B=1还是A=1、B=0，输出都应该是Y=1。
但如果A 从1变成0的时刻和B 从0变成1的时刻略有差异，而且在A 下降到(min)IH V 时B 还没有上升到(min)IH V ，则在暂短的t ∆时间内将出现A 、B 同时低于(min)IH V 的状态，使输出端产生极窄的Y=0的尖峰脉冲。
这个脉冲同样也是违背稳态下关系的躁声。
我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0图4.1 组合电路中的竞争冒险B&≥11AA B Y Y Y tA B IH(min)IH(min)tY变为1）的现象叫做竞争。
应当指出，有竞争现象时不一定都会产生尖峰脉冲。
例如，在图4.1（a ）中，如果在B 上升到(max)IL V 之前A 已经降到了(max)IL V 以下（如图中虚线所示），这时输出端不会产生尖峰脉冲。
实验四组合电路中的竞争与冒险
一实验目的1、观察组合电路中的竞争不冒险现象。
2、了解消除竞争不冒险现象的方法。
二实验仪器和器件1、数字电路实验箱、数字万用表、示波器；2、器件：3 个 74LS00、1 个 74LS20、1 个 330PF 电容。
三实验预习1、复习与组合逻辑电路中的竞争与冒险现象的有关内容。
竞争(Competition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
把不会产生错误输出的竞争的现象称为非临界竞争。
把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。
冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。
如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。
竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
2、画出用74LS00实现实验内容中F函数的逻辑图。
因为要用74LS00（2输入与非门）实现函数F的功能，所以我需要对函数F的表达式进行改变。
如下：F=AB + B’CD’+A’CD=AB + C(B’D’+A’D)=AB + C((B’D’)’(A’D)’)’=((AB)’(C((B’D’)’(A’D)’)’))’用计算机模拟电路软件画出电路图如下：3、写出F的真值表。
竞争和冒险
当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同组合逻辑路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。
竞争的结果若导致冒险或险象（Hazard）发生（例如毛刺（glitch）），并造成错误的后果，那么就称这种竞争为临界竞争。
若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。
组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺（glitch），这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。
组合逻辑电路的冒险是过渡性冒险，从冒险的波形上，可分为静态冒险和动态冒险。
输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出信号产生了毛刺，这种冒险是静态冒险。
若输出的稳态值为0，出现了正的尖脉冲毛刺，称为静态0险象。
若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。
输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态险象（冒险）。
从引起冒险的具体原因上，冒险可以分为函数冒险和逻辑冒险。
函数冒险是逻辑函数本身固有的，当多个输入变量发生变化时，常常会发生逻辑冒险。
避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化，或者采用取样的办法。
单个输入变量改变时，不会发生函数冒险，但电路设计不合适时，仍会出现逻辑冒险。
通过精心设计，修改电路的结构，可以消除逻辑冒险。
如何解决1.通过改变设计，破坏毛刺产生的条件，减少毛刺发生。
例如，数字电路设计中，常常采用Gray Code计数器取代普通计数器，因为Gray Code 计数器的输出每次只有一位跳变，消除了竞争冒险发生的条件，避免了毛刺的产生。
2.毛刺并不是对所有的输入都有危害，例如：D触发器的D输入端，只要毛刺不出现在时钟的上升沿且满足数据的建立和保持时间，就不会对系统造成危害，因此可以说D触发器的D输入端对毛刺不敏感。
数字电路实验五--组合电路中的竞争与冒险
化成以下形式：
图（5）加冗余项电路图
根据F的画得逻辑图如图（5）所示，经过观察，这也可以消除竞争冒险现象。
因为当B=C=D=1时，有冗余项BCD=1，而 ，故F=1，此时不论A和 是否经过同样数目的与非门都无法影响结果（F=1）的输出。
六、实验心得：
经过本次实验，可以知道门电路传输延迟时差是产生竞争冒险现象的主要原因，险象有可能是电路输出产生错误，因此想办法消除，方法主要有三个，一是接入滤波电容，而是引入选通脉冲，三是增加冗余项，进而修改逻辑设计。
实验报告
院（系）学号审批
专业实验人
实验题目：组合电路中的竞争与冒险
一、实验目的和要求：
1、观察组合电路中的竞争与冒险现象；
2、了解消除竞争与冒险现象的方法。
二、实验仪器及器件：
1、数字电路实验箱、数字万用表、示波器；
2、器件：3个74LS00、1个74LS20、1个330PF电容。
三、实验原理：
1、竞争冒险现象及其成因
A
B
C
D
F
F测
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0
1
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
1
0
0
8.4 组合逻辑电路中的竞争冒险现象
一、竞争－冒险的成因
竞争： 在组合电路中，信号经由不同的途径达到某一会合点 的时间有先有后 竞争-冒险： 由于竞争而引起电路输出发生瞬间错误现象。表现为 输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 由集成门，连接线存在延迟时间而产生—逻辑冒险 由输入信号到达电路输入端的变化有先有后而产生—功能冒险
A
A
A
B
C
B
C
B
C
Y1
Y1
Y1
Y2
Y2
Y2
F
F
F
理想
竞争冒险
竞争
A
A
A
B
C
B
C
B
CY1Y1Y1源自Y2Y2Y2
F
F
F
理想
竞争冒险
竞争
二、检查竞争－冒险现象的方法
1.如果输出端门电路的两个输入信号A和A是输入变量A经 过两个不同的传输途径而来，则当输入变量A的状态发生突变时 输出端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定 条件下能简化成Y＝A＋ A或 Y＝A〃 A,则可判定存在竞争－冒 险现象 2.计算机辅助分析 3.实验的方法
三、 消除竞争－冒险现象的方法
一 、接入滤波电容： 尖峰脉冲一般都很窄，在门电路的输出端并接一个很小的滤 波电容，通常为几十到几百皮法，将脉冲幅度削弱到门电路的 阀值电压以下。
此方法简单易行，但使得输出波形变差。
二、 引入选通脉冲： 输入端增加一个选通脉冲以控制门电路。当信号变化期间选通 脉冲关闭门电路，直到信号稳定后再选通门电路。 此方法不会影响输出波形，但需要计算选通时间，计算复杂。
8.4 组合逻辑电路中的竞争-冒险现象
在理想状态下，电路中集成门和连线的导线都没有时间延 迟，电路输入端的信号都是同一瞬间作用于电路
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险一、定义1、竞争：组合电路中，若某个变量通过两条以上途径到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就有先有后的现象。
2、冒险：因竞争使真值表描述的逻辑关系受到短暂的破坏，在输出端产生错误结果的现象。
(毛刺) 有竞争存在时不一定产生冒险。
二、冒险的类型“1”型冒险：使输出出现高电平窄脉冲的冒险；（恒为0时不为0，A A∙）“0”型冒险：使输出出现低电平窄脉冲的冒险。
（恒为1时不为1，A A+）三、0型冒险和1型冒险的判断在一个逻辑函数式Y中，如果某个变量以原变量和反变量的形式在式中出现，那么该变量就是具有竞争条件的变量。
1．如果令其它变量为0或1消去后式子中出现类似下式形式：=则电路中就会产生0型冒险。
AY+A2．如果令其它变量为0或1消去后式子中出现类似下式形式：四、判断方法：（1）找出以原、反变量同时出现的变量；（2）以其它变量为自变量列真值表求Y 的表达式；（3）Y 中有A A ∙则存在“1”型冒险；有A A +则存在“0”型冒险五、消除办法：（1）修改逻辑设计；（2）增加选通脉冲；（3）使用滤波电容。
例24 判断C A B A AC Y ++=是否存在冒险。
解：（1）判断条件：函数式中以原、反变量形式出现同时出现的A 是C 和，先判断A 见表。
A 变量判断表（2）判断结果：从表中可以看出当1==C B 时有A A Y +=则电路中A 信号在“0型冒险”。
同理判断变量C ，会发现变量C 不存在冒险。
1型冒险的判断方法同上面一样。
四、修改逻辑设计以消除竞争冒险利用逻辑代数中的公式对存在冒险的逻辑函数式进行变换，增加多余项，来消除冒险。
例如AC=，Y+AB在1==CB时有0型冒险。
如果利用公式将Y变换为：+Y+=A=，则当1=+ACBCBBAACB时结果变为1=Y，从=C而消除了冒险。
4.4组合逻辑电路中的竞争与冒险(2011)
1 1 1
1
1
2
3、测试 用示波器测量输出波形，若波形有毛刺，则出现了冒险现象。
三、冒险的消除 1、修改设计 在相切的部位增加K圈，即增加冗余项。
BC A 00 0 1
1 1
01 11 10
1 1 1
修改前： 修改后：Leabharlann F AC AB AC
F AC AB AC＋BC
2、输出端加滤波电容
4.4 组合逻辑电路中的竞争与冒险
一、基本概念 1、竞争 同一信号经过不同的路径到达某一汇合点的 时间有先有后，这种现象称为竞争。 2、冒险 由于竞争导致输出信号发生瞬时错误的现象， 称为冒险。
C
& &
F
&
A
1
B
冒险的产生： 举例：
A
A
F
A
A
F
t pd
冒险的类型： 0型冒险（负向毛刺） 1型冒险（正向毛刺）
F
C
A
B F
R
CL
A
C
B
U0
滤波前： 滤波后：
F
U0
3
3、输出端加选通脉冲信号
C
A B
A
F
B F
E
选通脉冲
F E
实际当中最常用最有效的方法
作业: 4-27，4-30，4-31
4
若出现： F X X
FXX
存在0型冒险 存在1型冒险
当A=1,B=1时： F AC BC＝C C 1 出现了0型冒险
2、卡诺图法 化简时，若存在两个K圈相切，而相切处又未被其它K圈包围，则可能会产生冒险。 例： F AC AB AC
4第四章组合逻辑电路中的竞争冒险
对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号 的输入端，只有在输入信号转换完成并稳定后，才引入选通脉 冲将它打开，此时才允许有输出。在转换过程中，由于没有加 选通脉冲，因此，输出不会出现尖峰干扰脉冲。 4.加封锁脉冲
可见BC＝11时，变量A的变化可能使电路产生 险象。
Eg：判断YABAC 是否BC 可能出现冒险现象。
解：当A=1、C=0时，YBB，出现冒险现象。
当B=0、C=1时，YA，A出现冒险现象。
当A=0、B=1时，Y CC ，出现冒险现象。 可见，函数Y存在冒险现象。
Eg：试判别Y(AB)(B是否C)存在冒险现象。
在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产 生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到 来，转换结束后消失。
分析下面电路有无险象，若有是何种险
amp;
D
& C
1
≥1
F
D
&
三、冒险现象的消除
1. 利用冗余项 ２. 吸收法 ３. 选通法
电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有 效，可以避免毛刺影响输出波形。
加取样脉冲原则：
“与”门及“与非”门加 正取样脉冲
“或”门及“或非”门 加负取样脉冲
三种方法比较：
利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适 用范围有限
YABBC
2
A B
AB
1 1
& 3
4 ≥ 1
C 00 01 11 10 Y 00 0 0 1
组合电路的竞争和冒险
C B
A
AB 00 C 0 0 1
&
≥1
&
01
F
= BC+ AB
11
10
1 0
1 1
0 0
0
由以上分析可知： 由以上分析可知：
当有两个或两个以上的输 入信号发生变化时， 入信号发生变化时，由于 可能经过的路经不同而产 生的静态冒险称为功能冒 险。
代数法： 代数法： 卡诺图法： 卡诺图法： 取样脉冲法 输出端加滤波电路 1、代数法： 代数法： 在n变量的逻辑表达式中，给n-1个变量以特定取 值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻 辑表达式变成
例：一个由两级或非门组成的组合电路。 一个由两级或非门组成的组合电路。 B0 假设：B = 0, F = A + A = 0
G2
。
pd
A A
t pd
F
波形上可以分为： 从波形上可以分为：
☆静态冒险 ☆动态冒险
☆静态冒险： 静态冒险： 输入信号变化前、后，输 出的稳态值是一样的，只 有输入信号发生变化时， 输出产生毛刺。
习题五 7.设计一位二进制数全减电路 7.设计一位二进制数全减电路 用与非门和异或门实现 要求用2 解：首先列出全减器真值表 要求用2-4译码器及与门实现
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 S CO
0 1 1 0 1 0 0 1
B
&
F
F = A + B+ A + C = ( A + B)(A + C)
令B=C=0 F = A⋅ A 会产生1冒险 消除冒险的方法： 消除冒险的方法： 消除冒险的方法就是消除 A⋅ A 产生的条件。 根据包含律可以写出： 根据包含律可以写出：
实验四 组合电路中的竞争与冒险
实验四组合电路中的竞争和冒险姓名：zht学号：班级：15自动化2班日期：2016/10/28目录一、实验内容 (3)二、逻辑图、真值表及实验方法和步骤 (4)①逻辑图： (4)②真值表： (4)③实验方法和步骤： (5)三、实验数据及总结 (7)①实验数据： (7)②总结： (10)一、实验内容实现函数D⋅=，并假定，输入只有原变量即无反变F⋅⋅CADBAB量输入。
1.画出逻辑图，使易于观察电路的竞争冒险现象。
2.列出真值表。
3.静态测试，即按真值表验证其逻辑功能。
4.观察变量A变化过程中的险象：即取B=C=D=1，得F=A+A，A改接函数发生器的连续脉冲源，使工作频率尽可能高。
观察是否出现险象，如有，请测出毛刺的幅度和宽度（中值宽度）。
5.分别观察变量B、D变化过程中产生的险象。
6.用加冗余项法消除A变化过程中产生的险象。
实验仪器：1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS00、74LS20。
二、逻辑图、真值表及实验方法和步骤①逻辑图：②真值表：③实验方法和步骤：观察险象的方法：调整A、B、C、D四个输入中其中三个的值，化简函数使F=x+x或F=x x（x为剩下的那个输入值）。
再将输出F接入示波器的输入端，即可观察到x变化过程中的险象。
比如取B=C=D=1，使F=A+A，再将F接入示波器的输入端，即可通过示波器观察到A 变化过程中的险象。
观察险象的步骤：按照逻辑图连接好电路，静态检测确认无误后，将B、C、D的模拟开关调为1，A接连续脉冲，将输出F接入示波器的输入端，调整示波器使其显示输入的波形，即可观察A变化过程中的险象。
若要观察B变化过程中的险象，则需调整模拟开关使A=1、C=1、D=0；若要观察D变化过程中的险象，则需调整模拟开关使A=0、B=0、C=1，其他步骤不变。
消除险象的方法：首先绘制该函数的卡诺图如下所示：我们的目的是消除A变化过程中产生的险象，所以只考虑A。
可以看出卡诺图中在没有黄色的圈的情况下红色的圈之间有间隙，表达到实际电路上的含义则是当B=C=D=1时会遗留独立的A和A相加，产生冒险现象。
组合逻辑电路中的竞争与冒险
组合逻辑电路中的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出，通常把这种现象称为竞争冒险。
竞争：在组合逻辑电路中，某个输入变量通过两条或两条以上途径传到输出门的输入端，由于每条途径的延迟时间不同帮到达输出门的时间就有先有后，这种现象称为竞争。
冒险：是指数字电路中，某个瞬间出现了非预期信号的现象，即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。
这样就出现了不该出现的尖脉冲，一、 竞争冒险的概念及其产生的原因以图示电路为例可看出，大多数组合电路都存在竞争，但所有竞争不一定都产生错误的干扰脉冲。
竞争是产生冒险的必然条件，而冒险并非竞争的必然结果。
由以上分析可知，只要两个互补的信号送入同一门电路，就可能出现竞争冒险。
因此把冒险现象分为两种：1．“0”型冒险A A +冒险在理想情况下输出电平为“1”，由于竞争输出产生低电平窄脉冲。
A A ⋅冒险在理想情况下输出电平为“0”，由于竞争输出产生高电平窄脉冲。
二、 竞争冒险的判断方法判断竞争冒险是否存在的方法很多，最常见的方法有：AA1&Y 1A A Y 1(a)(b)1≥1Y 2A A Y 2(a)(b)01==A A Y 12=+=A A Y1．代数法在逻辑函数表达式中，是否存在某变量的原变量和反变量。
若去掉其他变量得到A A Y +=，电路有可能产生“0”冒险；若得到A A Y ⋅=，则可能产生“1”冒险。
2．卡诺图法画出逻辑函数的卡诺图，当卡诺图中两个合并最小项圈相切，即两个合并最小项圈相邻—有相邻项，各合并最小项圈各自独立—不相交时，这个逻辑函数有可能出现冒险现象。
三、 消除竞争冒险的方法1．修改逻辑设计 （1）代数法①逻辑变换消去互补量))((C A B A Y ++=当B =C=0时，A A Y ⋅=，存在竞争冒险。
竞争与冒险总结
竞争的定义：在组合电路中，某一输入变量经不同途径传输，由于延时不同，到达电路中某一会合点的时间有先有后，这种现象称为竞争。
冒险的定义：由于竞争而使电路输出发生瞬时错误的现象称为冒险。
冒险的分类：电路产生错误动作体现为输出端产生尖峰脉冲，产生0尖峰脉冲的称为0型冒险,产生1尖峰脉冲的称为1型冒险。
竞争-冒险的判断：代数法：卡诺图法：将函数填入卡诺图，按照函数表达式的形式圈好卡诺圈。
这两个卡诺圈相切。
则函数在相切处两值间跳变时发生逻辑冒险。
（前提是这两个卡诺圈没有被其他卡诺圈包围）竞争-冒险现象的消除方法：消除组合逻辑电路中竞争-冒险现象的常用方法有:滤波法、脉冲选通法和修改设计法。
滤波法：滤波法是在门电路的输出端接上一个滤波电容,将尖峰脉冲的幅度削减至门电路的阈值电压以下&Z&&&A CG G 3G 1BG 4C f脉冲选通法：脉冲选通法是在电路中加入一个选通脉冲,在确定电路进入稳定状态后,才让电路输出选通,否则封锁电路输出。
&Z&&&ACG2G3G1B G4P>2tp选通AP修改设计法(增加多余项)：用卡诺图法清除断竞争与冒险：清除竞争与冒险的原则是增加逻辑函数的冗余项。
冗余项的加入并不改变原逻辑函数的逻辑值，但冗余项的加入却可以有效的消除冒险。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
当A由1变为0时，由于考虑了G1门的延迟时间，在G2门的2个输入端出现
了均为0的短暂时刻，使G2门输出产生了不应有的窄脉冲，这个窄脉冲称
为毛刺。
A B
0
≥1
≥1
F
G2
B0 A A F
t pd
G1
3．竞争与冒险的消除方法
①接入滤波电容
R
Vi
②引入选通脉冲
C
VoLeabharlann Vi VoA B1
脉 冲
& & & &
A B
B：A=1，C=1，D=0 D：A=0，B=0，C=1
7、添加冗余项消除A变化过程中的险象
F=AB+BCD+ACD=AB+BCD+ACD+BCD
F
C d e f F
C
F AB AC AB AC
③修改逻辑设计
在卡诺图中，函数的每一个与项（或项）对应一个合并圈，若两个合并圈相 切，相切之处会出现冒险。
AB C 00
F AB AC
01
11
☆消除冒险的方法：
10
在相切处增加一个合并圈BC。
0
1
1 1 1 1
F AB AC 令B=C=1
AA
产生0冒险
相切处：B=C=1
实验内容
1、F=AB+BCD+ACD 要求只有原变量输入即实现时不能用模拟开关的反变量，要实现反变量，用非门。 没有非门，可用与非门（与1与非）或异或门（与1异或）。要能观察到竞争冒险现象， 实现时应尽可能使同一变量的经过两条路径到达同一点时，两条路径相差的门数尽可能
F AA 或
F AA
则可判断是否存在竞争冒险。
例：一个由两级或非门组成的组合电路。
假设：B = 0,
F AA 0
☆ 理想情况下：A 无论如何变化，F≡0。 ☆ 实际情况下：输入信号每通过一级门电路都需要一定的延迟时间t pd 。
画出考虑延迟时间的输入/输出波形图。 当 ：A 由1→0, 考虑G1门延迟时间
多。
按上式画逻辑图
F=AB.C BD .AD
2、写出真值表
3、静态测试验证真值表。（模拟开关设置输入，0-1显示器检查输出是否符合真值表） 4、设置B=C=D=1观测A的险象。
中值宽度
5、判断险象是否影响下一级电路的正常工作。
毛刺幅度
F
1
F’
6、分别观察B、D变化过程中的现象。
F=AB+BCD+ACD
实验四
实验原理
组合电路中的竞争与冒险
1．竞争与冒险的成因
前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进行的，没有 考虑动态变化状态。实际上，输入信号有变化，或者某个变量通过两条以上路经到 达输出端。由于路经不同，到达的时间就有先有后，这一现象叫做竞争。 如果竞争现象的存在不会使电路产生错误的输出，则称为非临界竞争。如果使 电路的输出产生了错误输出，则称为临界竞争，通常称为逻辑冒险现象。
2．竞争与冒险的检查方法
在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组 合逻辑电路中是否有竞争与冒险存在。 如果输出端门电路的两个输入信号A和A’是输入变量A经过两个不同的传输途径 而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉冲。因此， 只要输出端的逻辑函数在一定条件下化简成