第3章 集成逻辑门电路
第3章逻辑门电路PPT 共126页
电位被钳 在2.1V
全反偏
“1” A B C
R1 3k
b1 c1 T1
+5V
R2
R4
1V
T2 T3
T4
R5
截止
F
全导通
T5
R3
（2-24）
全反偏
“1” A
B C
R1 3k
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uF =0.3V F
T5
饱和
输入、输出的逻辑关系式： F ABC
（2-25）
RP的临界值可计算如下：
1.4V=
R1RPRP(5 - V be1)
=
4 . 3 RP R1 RP
RP=1.4KΩ（R1=3K Ω）为安全起见，如要求输入等 效为低电平时，对TTL门电路应使RP小于1 K Ω； 如要求输入等效为高电平时，对TTL门电路应使RP 大于2K Ω。
（2-39）
例能3正.5确.3地综在传合图送以3到上.5.门两20G种所2的情示输况的入，电端应路，取中要R，P求为≤0v保.o618证=KV门OHG时1输vI2出≥V的IH高（、min低），电平 vO1=VOL也时就，是v说I2≤GV1I和L（Gm2a之x）间，的试串计联算电RP阻的应最小大于允许值是多少？已知 G1和G26均80为7，4系否列则反当相vO器1=V，OLV时C可C=能5超V，过VVILO（H=m3ax.）4V， VOL=0.2V， VIH（min）=2.0V， VIL（max）=0.8V。 G1和G2的输入特性和输出特性 见图3.5.12和图3.5.14、图3.5.16。
（2-27）
1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
集成逻辑门1数字集成电路的分类
第3章 集 成 逻 辑 门
e1 N e2 N e3 N P N P型衬底 (a ) UCC R1 b e1 e2 e3 A BC c A e1 B e2 C e3 (b ) R1 V1 V2 V3 b P1 V4 c UCC b c
图 3-2 多射极晶体管的结构及其等效电路
第3章 集 成 逻 辑 门
② 中间级。由V2、R2、R3组成，在V2的集电极与
发射极分别可以得到两个相位相反的电压，以满足输
出级的需要。 ③ 输出级。由 V3 、 V4 、 V5和R4、R5 组成，这种电 路形式称推拉式电路，它不仅输出阻抗低，带负载能 力强， 而且可以提高工作速度。
超大规模集成电路(VLSI-Very Large Scale Integration)，
每片组件内含100 000个元件(或1000个以上等效门)。
第3章 集 成 逻 辑 门
目前常用的逻辑门和触发器属于SSI， 常用的译码器、 数据选择器、 加法器、 计数器、 移位寄存器等组件属 于MSI。 常见的LSI、 VLSI有只读存储器、 随机存取存 储器、 微处理器、 单片微处理机、 位片式微处理器、
第3章 集 成 逻 辑 门
1. 输入全部为高电位(3.6 V) 当输入端全部为高电位3.6V时，由于V1的基极电压 Ub1 最多不能超过 2.1V(Ub1=Ubc1+Ube2+Ube5) ，所以 V1 所有 的发射结反偏；这时 V1 的集电结正偏， V1 管的基极电流 Ib1流向集电极并注入V2的基极，
集成逻辑门电路基本知识
集成逻辑门电路基本知识1. 引言集成逻辑门电路是现代数字电路的基础，广泛应用于计算机、通信、控制等领域。
了解集成逻辑门电路的基本知识对于理解数字电路的原理和设计至关重要。
本文将介绍集成逻辑门电路的基础概念、分类和应用。
2. 集成逻辑门电路的概述集成逻辑门电路是由多个逻辑门组成的电路，逻辑门通过控制输入端的电信号，产生特定的输出信号。
逻辑门的种类包括与门、或门、非门、与非门、或非门、异或门等。
3. 集成逻辑门电路的分类3.1 与门与门是最基本的逻辑门之一，其输入端都要为高电平时，输出端才会为高电平。
与门的符号为“&”或“∩”，常用的与门有AND、NAND等类型。
3.2 或门或门是另一种基本的逻辑门，只要输入端中有一个为高电平，则输出端为高电平。
或门的符号为“|”或“∪”，常用的或门有OR、NOR等类型。
3.3 非门非门是最简单的逻辑门之一，若输入端为高电平，则输出端为低电平；若输入端为低电平，则输出端为高电平。
非门的符号为“!”或“¬”。
3.4 异或门异或门是比较特殊的逻辑门，当输入端中只有一个为高电平时，输出端为高电平；否则，输出端为低电平。
异或门的符号为“⊕”或“≠”。
4. 集成逻辑门电路的应用集成逻辑门电路可以用于各种数字电路的设计和实现，以下是集成逻辑门电路的一些常见应用场景：4.1 逻辑运算集成逻辑门电路可以实现各种逻辑运算，例如用与门组成加法器、用异或门实现比较器等。
逻辑运算是计算机和数字电路的基础。
4.2 存储器设计存储器是计算机系统中重要的组成部分，集成逻辑门电路可以用于存储器的设计和实现。
常见的存储器包括静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
4.3 时序电路设计时序电路是处理与时间有关的数字信号的电路，集成逻辑门电路可以用于时序电路的设计和实现。
时序电路广泛应用于计时器、时钟、触发器等领域。
5. 总结集成逻辑门电路是数字电路中的基本组成单元，通过不同逻辑门的组合，可以实现各种逻辑运算和功能。
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
逻辑门电路课件
TTL与非门的外特性及主要参数
外特性：指的是电路在外部表现出来的各种特性。 掌握器件的外特性及其主要参数是用户正确使用、维护 和设计电路的重要依据。 介绍手册中常见的特性曲线及其主要参数。
TTL与非门的外特性及主要参数
性区 区： . 6≤V≤ UI， ≤1.3V， 截线 止 ：当 当0 U 0.6V I 0.7 V≤U时， T2导通，T5 （一）电压传输特性 b2＜1.4V Ub1 ≤1.3V T2、时， T5 截止， 饱和区：UI继续升高， T1进入UC2随 仍截止， U 输出高电平 = 3.6V 。 b2 升高而下降， OH TTL 与非门输入电压 U 与输出电压 U 之间的关系曲线， I O 转折区：当 UI≥1.3V 倒置工作状态 U时， ，此时 经T 射随器使 UO下降。 b1=2.1V 4 即 U = f （ U ）。 O T 、T I 输入电压略微升高，输出 2 5饱和，T4截止，输出低 电平UOL = 0.3V T ，且 电压急剧下降，因为 2、 UO不随UI 的增大而变化。 T4、T 5均处于放大状态。
输入端和输出端都用双 以互补对称单极性 MOS TTL CMOS 即 Transistor-Transistor 即 Complementary Logic Metal-Oxide-Semiconductor 极型三极管的逻辑门电路 管构成的逻辑门电路
按功能特点不同分 普通门 输出 (推拉式输出) 开路门
简单反相器电路及等效模型
TTL反相器电路模型
反相器逻辑符号
其它类型门电路
与、或非门等效模型
由基本的与、或、非逻辑组成的其它类型逻辑 门电路，其逻辑符号有国际标准和国标两种
门电路结构和使用
TTL门电路结构一般有输入级、中间级和输出级。 输入级是一个单或多发射极三极管，起到逻辑电平 转换作用。 门电路输入级
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
集成逻辑门电路
集成逻辑门电路4.4.1 集成反相器与缓冲器在数字电路中，反相器就是“非门”电路。
其中74LS04是通用型六反相器。
管脚排列如图4.4.1(a)所示。
与该器件具有相同的逻辑功能且管脚排列兼容的器件有：74HC04（CMOS 器件）、CD4069（CMOS 器件）等。
74LS05也是六反相器，该器件的封装、引脚排列、逻辑功能均与74LS04相同，不同的是74LS05是集电极开路输出（简称OC 门）。
在实际使用时，必须在输出端至电源正端接一个1k Ω～3k Ω的上拉电阻。
缓冲器的输出与输入信号同相位，它用于改变输入输出电平以及提高电路的驱动能力。
图4.4.1(b)是集电极开路输出同相驱动器74LS07管脚排列图。
该器件的输出管耐压为30V ，吸收电流可达40mA 左右。
与之兼容的器件有74HC07（CMOS ）、74LS17。
若需要更强的驱动能力门电路，可采用ULN2000A 系列。
该系列包括ULN2001A ～ULN2005A 。
管脚排列如图4.4.1(c)所示。
内部有7个相同的驱动门。
ULN2000A 系列的吸收电流可达500mA,输出管耐压为50V 左右，故它们有很强的低电平驱动能力，可用于小型继电器、微型步进电机的相绕组驱动。
图4.4.2所示电路为ULN2000A 驱动一直流继电器的典型接法。
Vcc 1A 1Y 2A 2Y 3A 3Y 4Y4A 5Y 5A 6Y 6A74LS04GNDVcc 1A 1Y 2A 2Y 3A 3Y 4Y4A 5Y 5A 6Y 6A GND74LS07GND1A 2A 3A 4A 5A 6A 7A ULN2000AJ+12V(a)(b)(c)图4.4.1 常见反相器、驱动器管脚排列图 图4.4.2 ULN2000A 驱动继电器的接法4.4.2 集成与门和与非门常见的与门有2输入、3输入和4输入等几种；与非门有2输入、3输入、8输入及13输入等几种。
图4.4.3为74LS 系列和74HC 系列管脚排列图。
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A1A234a)b)c)d)F1F2F3F4BAe）图3-1 题3-1图解：从图3-1a）～d）可知，11F=，2F A B=+，3F A B=⊕，4F A B= ，输出波形图如图3-2所示。
F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1A 23b)a)AB图3-3 题3-2图解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)a)图3-5 题3-3图解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。
1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。
3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
b)a)AB=A B=+A BC DABC D图3-6 题3-5图解：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b ）多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
《数字电子技术基础》第3章 门电路
导通
TP vI vO
TN
vo=―１” 截止
vI=1
VDD
截止
T1 vI
vO T2
vo=―０” 导通
静态下，无论vI是高电平还是低电平，T1、T2总有 一个截止，因此CMOS反相器的静态功耗极小。
二、电压传输特性和电流传输特性
T1导通T2截止
电 压 传 输 特 性
T1T2同时导通
T2导通T1截止
噪声电压作用时间越短、电源电压越高，交流噪声容 限越大。
三、动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过
程中，将产生附加的功耗，即为动态功耗。
动态功耗包括：负载电容充放电所消耗的功率PC和 PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。 在工作频率较高的情况下，CMOS反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。
VNL VIL (max) VOL (max)
测试表明：CMOS电路噪声容限 VNH=VNL＝30％VDD，且随VDD的增加而加大。
噪声容限－－衡量门电路的抗干扰能力。 噪声容限越大，表明电路抗干扰能力越强。
§3.3.3 CMOS反相器的静态输入输出特性
一、输入特性 因为MOS管的栅极和衬底之间存在着以SiO2 为介质的输入电容，而绝缘介质非常薄，极易被
S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
1．典型TTL与非门电路_数字电路逻辑设计（第2版）_[共3页]
![1．典型TTL与非门电路_数字电路逻辑设计（第2版）_[共3页]](https://img.taocdn.com/s3/m/3c200d3de009581b6ad9eb3a.png)
63 表3.5 非门输入/输出的电压关系表3.6 非门真值表由表3.6可知，该电路实现了非逻辑功能，输出F 与输入A 的逻辑关系表达式为F A =。
以上介绍了由二极管、三极管构成的3种简单门电路，虽然它们可以实现3种基本逻辑运算，但这类简单门电路的负载能力、开关特性等均不理想。
目前实际应用中使用的是经过反复改进、性能优越的各种集成逻辑门电路。
3.3.2 TTL 集成逻辑门TTL 是晶体管—晶体管逻辑（Transistor-Transistor Logic ）的简称。
TTL 逻辑门由若干晶体三极管、二极管和电阻组成。
这种门电路于20世纪60年代即已问世，随后经过对电路结构和工艺的不断改进，性能得到不断改善，至今仍被广泛应用于各种逻辑电路和数字系统中。
TTL 逻辑器件根据工作环境温度和电源电压工作范围的差别分为54系列和74系列两大类。
相对而言，54系列比74系列的工作环境温度范围更宽，电源电压工作范围允许的偏差更大。
54系列的工作环境温度为−55℃～+125℃，电源电压工作范围为5V ±10%；74系列的工作环境温度为0℃～+70℃，电源电压工作范围为5V ±5%。
根据器件工作速度和功耗的不同，目前国产TTL 集成电路主要分为4个系列：CT54/74系列（标准通用系列，相当于国际上SN54/74系列）；CT54H/74H 系列（高速系列，相当于国际上SN54H/74H 系列）；CT54S/74S 系列（肖特基系列，相当于国际上SN54S/74S 系列）；CT54LS/74LS 系列（低功耗肖特基系列，相当于国际上SN54LS/74LS 系列）。
字母C 代表中国，T 代表TTL ，有时被省略。
各个系列的详细性能参数可查阅集成电路手册。
下面以与非门为例了解一般TTL 集成逻辑门和两种特殊逻辑门的内部结构、工作原理和外部特性，并在此基础上介绍几种常用TTL 逻辑门及其使用注意事项。
3逻辑门电路
3V 0.7V
3V
0V 0.7V
2024/7/3
3V
3V 3.7V
2
3. 逻辑赋值并规定高低电平
用逻辑1表示高电平（此例为≥+3V） 用逻辑0表示低电平（此例为≤0.7V）
4. 真值表
A
B
0V
0V
0V
3V
3V
0V
3V
3V
2024/7/3
表3-2 二极管与门的真值表
F 0.7V 0.7V 0.7V 3.7V
门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑 门电路。实现与运算的叫与门，实现或运算的叫或 门，实现非运算的叫非门，也叫做反相器，等等。
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连接起
来构成的门电路。简单、经济、功耗低，负载差。
集成门电路：把构成门电路的元器件和连线都
5V±5%
5V±10%
2024/7/3
45
不同系列TTL门电路的比较
系列 参数
54/74 标准
54H/74H 高速
54S/74S 肖特基
tpd/ns
10
6
4
P/门/mw
10
22.5
20
系列 参数
tpd/ns
P/门/mw
54LS/74LS 低功耗肖特基
10
2
54ALS/74ALS 低功耗肖特基高速
4
2024/7/3
11
1.电路结构
+5V
R1
R2
R4
3k
750 100
A
B C
b1 c1 T1
T2 T3
T4
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。
A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。
A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式（）。
F1F2 (a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F +=12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。
3.TTL集成逻辑门电路
4. 传输延迟时间
输入信号 0.5UIm UIm
输出信号 0.5UOm
UOm
由于三极管存在开关时间，元、器件及 tPHL tPLH 连线存在一定的寄生电容，因此输入矩形脉 输入电压波形上升沿 0.5UIm到输出电压下降沿0.5UOm间 冲时，输出脉冲将延迟一定时间。 的时间称导通延迟时间 t
PHL。
1V
截止
使能端的两种控制方式 使能端低电平有效
使能端高电平有效
EN
功能表 EN Y 0 AB 1 Z
EN即Enable
功能表 EN Y 1 AB 0 Z
2.
应用 总线 任何时刻EN1、EN2、 EN3中只能有一个为有效电 平，使相应三态门工作， 而其它三态输出门处于高 阻状态，从而实现了总线 的复用。
UOH
t
t
3. 负载能力
通常按照负 载电流的流向将 与非门负载分为
灌电流负载 拉电流负载 输出为低电平
负载电流流入与非门 的输出端。 负载电流从与非门的输 出端流向外负载。 灌电流负载
输入均为 高电平
IOL 负载电流流入驱动门 输出为高电平 IOH 负载电流流出驱动门
拉电流负载
输入有 低电平
不管是灌电流负载还是拉电流负载，负载 实用中常用扇出系数 NOL表示电路负载能力。 电流都不能超过其最大允许电流，否则将导致 门电路输出低电平时允许带同类门电路的个数。 电路不能正常工作，甚至烧坏门电路。
CMOS
OC门的 UOL≈0.3V， UOH≈VDD，正好符合 CMOS电路UIH≈VDD，UIL≈0的要求。
（二）三态输出门
1. 电路、逻辑符号和工作原理 即 Three-State Logic 门，简称 TSL 门。其输出 有高电平态、低电平态和高阻态三种状态。 三态输出 与非门 EN称使能信号或控制信号， A、B称数据信号。 当EN=0时，Y=AB， 三态门处于工作态； 当EN=1时，三态门 输出呈现高阻态， 又称禁止态。 只有当使能信号EN=0时才允许三态与非门工作，故 称EN低电平有效。
集成逻辑门电路
按导电类型和开关元件的不同，集成门电路可分为双极 型集成逻辑门和单极型集成逻辑门两大类。
TTL（Transistor-Transistor Logic Integrated Circuit）门电路是双极型集成电路，与分立元件相比，具 有速度快、可靠性高和微型化等优点，目前分立元件电路已 被集成电路替代。下面介绍集成 “与非”门电路的工作原 理、特性和参数。
通过上面的分析可知，TTL门电路具有“与非”的逻辑功能， 即：
（二）外引线排列图和逻辑符号
每一片集成电路 内的各个逻辑门互相 独立，但共用一根电 源线和地线。
（三）主要参数
1．电压传输特性
1） AB段(截止区) 2） BC段(线性区) 3) CD段(转折区) 4） DE段(饱和区)
UO(V)
UoH A B
集成逻辑门电路
分立元件构成的门电路，不但元件多体积大，而且连线和 焊点也太多，因而造成电路的可靠性较差。随着电子技术的飞 速发展及集成工艺的规模化生产，目前分立元件门电路已经被 集成门电路所替代。
采用半导体制作工艺，在一块较小的单晶硅片上制作上许多 晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线 的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集 成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、 功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方 便于安装和调试。
2.7
C
D
0.3
UoFF UT UoN
E
Ui (V)
2．扇入系数和扇出系数 扇入系数是指门的输入端数。扇出系数是指一个门能驱
动同类型门的个数。
3．平均延迟时间tpd
通常将输出电压由高电平跳变为低电平的传输延迟时间 称为导通延迟时间tPHL，将输出电压由低电平跳变为高电平
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
按功能特点不同分 普通门 输出 (推拉式输出) 开路门
第 3 章 集成逻辑门电路
返回首页
三、抗饱和三极管
C SBD B 在普通三 极管的基极和 集电极之间并 接一个肖特基 势垒二极管(简 称 SBD) 。 B
C
E 抗饱和三极管的开关速度高
E
① 没有电荷存储效应 ② SBD 的导通电压只有 0.4 V 而非 0.7 V， 因此 UBC = 0.4 V 时，SBD 便导通，使 UBC 钳在 0.4 V 上，降低了饱和深度。
uI 从高电平 VDD 负跃到 0 V 时，NMOS 管经过 toff 时 间延迟后由导通转为截止。
t
ID
0.1ID O uO VDD ton toff t
uI 从 0 V正跃到高电平 VDD 时，NMOS管经过 ton 时 间延迟后由截止转为导通。
t
O
第 3 章 集成逻辑门电路
返回首页
3.2.4 分立元件门电路
与非门电路
逻辑表达式 Y = A· B
第 3 章 集成逻辑门电路
返回首页
3.2.5 组合逻辑门电路
二、或非门电路
逻辑符号
或非门真值表
输 入 A B 0 0 0 1 1 0 1 1 输出 Y 1 0 0 0
或非门电路
逻辑表达式 Y = A+B
第 3 章 集成逻辑门电路
返回首页
3.3
TTL 集成逻辑门
二极管或门电路
逻辑表达式 Y = A + B
第 3 章 集成逻辑门电路
返回首页
3.2.4 分立元件门电路
三、非门电路
逻辑符号
非门真值表
输 入 A 0 1 输出 Y 1 0
非门电路
逻辑表达式 Y = A
第 3 章 集成逻辑门电路
返回首页
3.2.5 组合逻辑门电路
一、与非门电路
逻辑符号
与非门真值表
输 入 A B 0 0 0 1 1 0 1 1 输出 Y 1 1 1 0
输出级由 V3、V4、 V5和 R4、R5组成。其 中 V3 和 V4 组成 逻辑符号 的复合管和 V5 分别由V2的集 电极和发射极输 出两个不同的逻 辑电平控制。因 此V3 、V4 和V5 工作在两个相反 的状态。
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
第 3 章 集成逻辑门电路
返回首页
一、三极管的静态开关特性
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
第 3 章 集成逻辑门电路
返回首页
3.2.1 二极管的开关特性
硅 二 极 管 伏 安 特 性
一、二极管的静态开关特性
二极管静态 开关电路图
当输入 uI 为高电平 UIH 时，二 极管正向导通，可等效为一个具有 0.7V 压降的闭合开关。
第 3 章 集成逻辑门电路
返回首页
3.2.1 二极管的开关特性
三态门
CMOS 传输门
第 3 章 集成逻辑门电路
返回首页
二、高电平和低电平的含义
高电平和低电平为某规定范围的电位值，而非一固定值。 高电平 高电平
1
0
由门电路种类等决定 低电平 0 低电平 1
正逻辑体制
负逻辑体制
第 3 章 集成逻辑门电路
返回首页
3.2
基本逻辑门电路
主要要求：
了解二极管、三极管和MOS 管的开关特性。
NMOS管开关电路
当 uGS> UGS(th) 时，NMOS 管导通， 漏极电流 iD =VDD / (RD+RON)， 如其导 通电阻 RD >> RON，则输出uO≈ 0 V，这 时，NMOS管相当于开关接通。
第 3 章 集成逻辑门电路
返回首页
二、MOS 管的动态开关特性
uI
VD
D
O iD 0.9ID
uBE < Uth E
三极管 截止状态 等效电路
Uth为门限电压
第 3 章 集成逻辑门电路
返回首页
一、三极管的静态开关特性
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应值：IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
R1
2.8 k
B1AΒιβλιοθήκη BV1VD1 VD2
输入级由多发射极管 V1 和电阻 R1 组 VCC R4 R2 成，用以实现输入变量 A、B的与运算。 +5V 58 760 VD1 和 VD2 为输入钳位二极管，用以 V3 C2 抑制输入端出现的负极性干扰。正常信号 逻辑符号 V 输入时，VD1 和4 VD3不工作，当输入的负 C1 R5 V2 极性干扰电压大于二极管导通电压时，二 Y 4 k 极管导通，输入端负电压被钳在 -0.7 V上， V5 这不但抑制了输入端的负极性干扰，对 V1 R3 470 还有保护作用。
I B(sat) I C(sat) VCC RC
第 3 章 集成逻辑门电路
返回首页
[例]下图电路中 = 50,UBE(sat) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为 使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V uI
1 k
UIL
iC 临界饱和线 M T S Q A N B C
放大区
IB(sat)
IC(sat)
+ uBE -
uI=UIL
饱 和 区
O UCE(sat)
负载线 截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
iB 0，iC 0，C、E 间相当 于开关断开。
第 3 章 集成逻辑门电路
链接演示文稿主页面
第3章
集成逻辑门电路
概 述 基本逻辑门电路
TTL 集成逻辑门电路 CMOS 集成逻辑门电路 TTL 电路和 CMOS 电路的接口
本章小结
第 3 章 集成逻辑门电路
返回首页
3.1 概 述
主要要求：
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
主要要求：
了解 TTL 与非门的组成和工作原理。 掌握 TTL 基本门的逻辑功能和主要外特性。 理解集电极开路门和三态门的逻辑功能和应用， 了解 ECL 等其它逻辑门电路的特点。 了解 TTL 集成逻辑门的主要参数和使用常识。
第 3 章 集成逻辑门电路
返回首页
3.3.1 TTL 与非门
一、 TTL 与非门的工作原理
uI=UIH
饱 和 区
O UCE(sat)
截止区
A N B uBE < Uth C uCE
三极管开通的条件和等效电路 当输入 uI 为高电平，使 iB ≥ IB(sat)时，三极管饱和。 uBE UCE(sat) 0.3 V 0， C、E 间相当于开关合上。
三极管 截止状态 等效电路
E
B UBE(sat) iB ≥ IB(sat) E C
第 3 章 集成逻辑门电路
返回首页
3.2.3 MOS 管的开关特性
一、MOS 管的静态开关特性
NMOS管开关电路
当 uGS< UGS(th) 时，NMOS管截止， 漏极电流 iD = 0，输出 uO =VDD，这时， NMOS管相当于开关断开。
第 3 章 集成逻辑门电路
返回首页
一、MOS 管的静态开关特性
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
第 3 章 集成逻辑门电路
返回首页
二、三极管的动态开关特性
uI
UIH UIL O
iC
0.9IC(sat) 0.1IC(sat) O uO VCC IC(sat) ton toff
UCE(sat) O
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。 uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 t 为三极管关断时间。 通常 toff > ton 在工作频率不高时， 可忽略开关时间，而工作 频率高时，必须考虑开关 t 速度是否合适，否则导致 不能正常工作。 开关时间主要由于电 荷存储效应引起，要提高 开关速度，必须降低三极 t 管饱和深度，加速基区存 储电荷的消散。
0. 3 O
t
第 3 章 集成逻辑门电路
返回首页
二、三极管的动态开关特性
uI
UIH
UIL O iC IC(sat) O uO VCC
uI 从 UIH 负跳到时 UIL， 三极管不能很快由饱和转变 为截止，而需要经过一段时 t 间才能退出饱和区。