第四章 组合逻辑电路资料

2018/10/2
4.2 组合逻辑电路的分析与设计方法
例：试分析图示电路的逻辑功能。 解：第一步：由逻辑图可以写 输出F的逻辑表达式为：
F AB AC BC
2018/10/2
4.2 组合逻辑电路的分析与设计方法
第二步：可变换为 F = AB+AC+BC 真值表 Ａ ０ ０ ０ ０ １ １ １ １ Ｂ ０ ０ １ １ ０ ０ １ １ Ｃ ０ １ ０ １ ０ １ ０ １ F ０ ０ ０ １ ０ １ １ １
2018/10/2
（2）用卡诺图进行化简。（注意利用无关项）
2018/10/2
（3）由逻辑表达式 画出逻辑图。
2018/10/2
4.2 组合逻辑电路的分析与设计方法 4.3 常用组合逻辑电路部件
人们为解决实践上遇到的各种逻辑问题，设计了许多逻 辑电路。然而，我们发现，其中有些逻辑电路经常、大量 出现在各种数字系统当中。为了方便使用，各厂家已经把
或两种以上类型的探测器发出火灾检测信号时，报警系统 产生报警控制信号。设计一个产生报警控制信号的电路。 解：(1)分析设计要求，设输入输出变量并逻辑赋值； 输入变量：烟感A 、温感B，紫外线光感C；
输出变量：报警控制信号Y。
逻辑赋值：用1表示肯定，用0表示否定。
2018/10/2
4.2 组合逻辑电路的分析与设计方法
4.3 常用组合逻辑电路部件
（2）二进制优先编码器（ Priority Encoder） 在优先编码器中，允许同时输入两个以上的有效编码 请求信号。当几个输入信号同时出现时，只对其中优先权 最高的一个进行编码。优先级别的高低由设计者根据输入 信号的轻重缓急情况而定。
集成优先编码器举例——74LS148（8线-3线）
画出逻辑图如图所示。
2018/10/2
例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗
警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、 L1、L2输出，在同一时间只能有一个信号通过。如果同时有两
个以上信号出现时，应首先接通火警信号，其次为盗警信号，
最后是日常业务信号。试按照上述轻重缓急设计该信号控制电
2018/10/2
4.3 常用组合逻辑电路部件
一.普通编码器
设计编码器的过程与设计一般的组合逻辑 电路相同，首先要列出状态表，然后写出逻 辑表达式并进行化简，最后画出逻辑图。 3位二进制编码器有8个输入端，3个 输出端，所以常称为8线—3线编码器，其 真值表见下表：（输入为高电平有效）
2018/10/2
2018/10/2
4.3 常用组合逻辑电路部件
（1）二进制译码器——3-8译码器
Inputs S S1 S2 0 X X X 1 X X X 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 A2 X X X 0 0 0 0 1 1 1 1 A1 X X X 0 0 1 1 0 0 1 1 A0 X X X 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 Outputs Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Y4 A2 A1 A0 m4 Y5 A2 A1 A0 m5
Y6 A2 A1 A0 m6 Y7 A2 A1 A0 m7
这些逻辑电路制造成中规模集成的组合逻辑电路产品。
比较常用的组合逻辑部件有编码器、译码器、数据选择
器、加法器和数值比较器等等。
2018/10/2
4.3 常用组合逻辑电路部件
1. 编码器
用二进制代码表示文字、符号或者数码等特定对象的过 程，称为编码。实现编码的逻辑电路，称为编码器。
目前经常使用的编码器有普通编码器和优先编码器两 种。 若编码状态数为2n，编码输出位数为n，则称之为二进 制编码器。 一般而言，N个不同的信号，至少需要n位二进制数 编码。 N和n之间满足下列关系: 2n≥N
2018/10/2
注意：该电路为反码输入、输出。EI(S)为使能输入端(低电平有效)，EO(YS) 为使能输出端(高电平有效) ，GS(YEX)为优先编码工作标志(低电平有效),用 于扩展编码功能。
Inputs
1 0 0 0 0 0 0 0 0 0 x x x x x x 低电平 x x x 有效 x x x x x x x x x x x 0 x 0 1 0 1 1 1 1 1
第4章 组合逻辑电路
2018/10/2
4.1 概述
1. 组合逻辑电路的特点
数字逻辑电路分为类：组合逻辑电路和时序逻辑电路。 组合电路逻辑功能特点：任意时刻的输出仅取决于该时 刻的输入，而与信号作用前电路原来的状态无关； 时序电路逻辑功能特点：任意时刻的输出不仅取决于该 时刻的输入，而与信号作用前电路原来的状态有关。
路。要求用集成门电路7400（每片含4个2输入端与非门）实现。
解：（1）列真值表：
2018/10/2
（2）由真值表写出各输出的逻辑表达式：
（3）根据要求，将上式转换为与非表达式：
2018/10/2
（4）画出逻辑图。
2018/10/2
例：设计一个将余3码变换成8421BCD码的组合逻辑电路。
解：（1）根据题目要求，列出真值表：
式方便，借助中间变量P。
（2）化简与变换：
2018/10/2
（3）由表达式列出真值表。
（4）分析逻辑功能 ：
当A、B、C三个变量不一致
时，电路输出为“ 1” ，所以
这个电路称为“不一致电
路”。
2018/10/2
4.2 组合逻辑电路的分析与设计方法
3. 组合逻辑电路的设计方法 与分析过程相反，组合逻辑电路的设计是根据给定的实
2018/10/2
第三步：列出真值表。
第四步：确定电路的逻辑功 能。 由真值表可知，三个变量输 入Ａ，Ｂ，Ｃ，只有两个及两 个以上变量取值为1时，输出
才为1。可见电路可实现多数
表决逻辑功能。
4.2 组合逻辑电路的分析与设计方法
例2：组合电路如图所示，分析该电路的逻辑功能。
2018/10/2
解：（1）由逻辑图逐级写出逻辑表达式。为了写表达
4.3 常用组合逻辑电路部件
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
１
０
０
１
０
０
０
０
０
０
０
０
０
０
０
０
０
０
０
０
０
１
０
０ ０
０
０ ０
１
０ ０
０
１ ０
０
０ １
０
０ ０ １ ０ ０
０
０ ０ ０ １ ０
０
０ ０ ０ ０ １
０
０ １ １ １ １
１
１ ０ ０ １ １
０
１ ０ １ ０ １
０ ０ ０ ０ ０ 任何时刻只允许输入 ０ ０ ０ ０ ０ 一个编码请求 ０ ０ ０ ０ ０
1 2 m 1 2 m
f x , x , x
n 1 2 m

每一个输出变量是全部或部分输入变量的函数
2018/10/2
4.2 组合逻辑电路的分析与设计方法
2. 组合电路的分析步骤 （1）由已知的逻辑图，写出相应的逻辑函数式； （2）对函数式进行化简； （3）根据化简后的函数式列真值表，找出其逻辑功能。 所谓组合逻辑电路的分析，就是根据给定的逻辑电路图， 求出电路的逻辑功能。
6 7 9 14 15
选通输出端 GS 和扩展输出端
EO ：为扩展编码器功能而设置。 当 GS=0 ，且 EI=0 时，表示“电路 且EI=0时，表示“电路工作，但无 编码输入”。
工作，且有编码输入”；当EO=0 ， 10
2018/10/2
4.3 常用组合逻辑电路部件
图 8线－3线优先编码器74LS148的逻辑图
2018/10/2
组合逻辑电路的特点: 电路任一时刻的输出状态只决定于该时 刻各输入状态的组合，而与电路的原状 态无关。 组合电路就是由门电路组合而成，电路 中没有记忆单元，没有反馈通路。
y 1 y2 y n
f f
1 2
x , x , x x , x , x
2018/10/2
4.3 常用组合逻辑电路部件
Yi mi (i 0,1,2,7)
Y0 A2 A1 A0 m0
Y1 A2 A1 A0 m1 Y2 A2 A1 A0 m2 Y3 A2 A1 A0 m3
Y4 A2 A1 A0 m4 Y5 A2 A1 A0 m5 Y6 A2 A1 A0 m6 Y7 A2 A1 A0 m7
2018/10/2
4.3 常用组合逻辑电路部件
选通输入端 EI ：只有在 EI=0 时，编码器才处于工作状态；而在 EI=1 时，编码器处于禁止状态， 所有输出端均被封锁为高电平。
5
4 3 2 1 13 12 11
74X148 EI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 GS EO
际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。
设计步骤：
(1)分析设计要求，设置输入输出变量并逻辑赋值；
(2)列真值表； (3)写出逻辑表达式，并化简； (4)画逻辑电路图。
2018/10/2
4.2 组合逻辑电路的分析与设计方法