第6章+存储器 微机原理
微型计算机原理课后答案
微机原理第一章1．计算机按其使用的逻辑元件的不同被分为哪几代？微型计算机是哪一代计算机的分支？答：电子管计算机、晶体管计算机、集成电路计算机和大规模、超大规模集成电路计算机。
微型计算机属于第四代计算机的分支。
2. 简述冯·诺依曼计算机体系结构的基本思想。
答：冯·诺伊曼基本设计思想为：①以二进制形式表示指令和数据。
②程序和数据事先存放在存储器中，计算机在工作时能够高速地从存储器中取出指令并加以执行。
③由运算器、控制器、存储器、输入和输出设备等五大部件组成计算机系统。
3．微型计算机系统由哪几部分组成：答: 微机系统分硬件和软件，硬件包括CPU、存储器、输入输出设备和输入输出借口，软件包括软件系统和应用软件。
6．何谓总线？有哪几类？作用如何？答：总线是计算机中各功能部件间传送信息的公共通道。
根据所传送的信息的内容与作用不同，总线可分为三类：地址总线、数据总线、控制总线。
这三类总线作用为计算机各功能部件间传送地址、数据、控制信息的。
8．存储器读写操作的不同点？答：①读操作：由CPU发出的读命令控制。
写操作：由CPU发出的写命令控制。
②读操作：把数据从内存中读出来，放到DB上。
写操作：把ＤＢ上的内容，写入到存储器中。
第二章计算机中的数值和编码1、将十进制数转换为二进制和十六进制(1) 129.75＝1000 0001.11B＝81.CH(2) 218.8125＝1101 1010.1101B＝DA.DH(3) 15.625＝1111.101B＝F.AH(4) 47.15625＝10 1111.0010 1B＝2F.28 H2、将下列二进制数转换为十进制和十六进制(1) 111010 B=58 =3A H(2) 1011 1100.111B= 188.875= BC.E H(3) 0.1101 1B=0.84375 =0.D8H(4) 11110.01 B=30.25 =1E.4H3、完成下列二进制数的加减法运算(1) 1001.11＋100.01＝1110.00(2) 1101010110.1001－01100001.0011＝01110101.0110(3) 00111101＋10111011＝11111000 (4) 01011101.0110－101101.1011＝101111.10114、完成下列十六进制数的加减法运算(1) 745CH＋56DFH＝D14B H (2) ABF.8H－EF6.AH＝9C28.E H(3) 12AB.F7＋3CD.05＝1678 .FC H(4) 6F01H－EFD8H＝7F29 H5、计算下列表达式的值(1) 128.8125＋10110101.1011B＋1F.2H＝101010101.1010B(2) 287.68－10101010.11H＋8E.EH＝103.CEH(3) 18.9＋1010.1101B＋12.6H－1011.1001＝36.5256、选取字长n为8位和16位两种情况，求下列十进制数的补码。
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
微机原理和接口技术(第三版)课本习题答案解析
第二章 8086 体系结构与80x86CPU1．8086CPU 由哪两部份构成？它们的主要功能是什么？答：8086CPU 由两部份组成：指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I／O 端口读取操作数参加E U 运算或者存放运算结果等。
2．8086CPU 预取指令队列有什么好处？ 8086CPU 内部的并行操作体现在哪里？答： 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5．简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个？逻辑地址呢？答： 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
《微机原理与接口技术》教学课件 第6章
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0～A7上， RAS 信号有效时，在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ～ A7 上 ， CAS 信号有效时，在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接 从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储 器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。
微机原理习题集答案
第1章 概述1．电子计算机主要由．电子计算机主要由 运算器运算器 、 控制器控制器 、 存储器存储器 、 输入设备输入设备 和 输出设备输出设备 等五部分组成。
等五部分组成。
等五部分组成。
2． 运算器运算器 和 控制器控制器 集成在一块芯片上，被称作CPU CPU。
3．总线按其功能可分．总线按其功能可分 数据总线数据总线 、 地址总线地址总线 和 控制总线控制总线 三种不同类型的总线。
三种不同类型的总线。
4．计算机系统与外部设备之间相互连接的总线称为．计算机系统与外部设备之间相互连接的总线称为 系统总线（或通信总线）系统总线（或通信总线） ；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线） ； CPU 内部连接各寄存器及运算部件之间的总线称为内部连接各寄存器及运算部件之间的总线称为 内部总线内部总线 。
5．迄今为止电子计算机所共同遵循的工作原理是迄今为止电子计算机所共同遵循的工作原理是 程序存储程序存储 和 程序控制程序控制 的工作原理。
的工作原理。
这种原理又称这种原理又称为 冯·诺依曼型冯·诺依曼型 原理。
原理。
第3章 微处理器及其结构1．8086/8088 CPU 执行指令中所需操作数地址由执行指令中所需操作数地址由 EU EU EU 计算出计算出计算出 16 16 16 位偏移量部分送位偏移量部分送位偏移量部分送 BIU BIU BIU ，由，由，由 BIU BIU BIU 最后最后形成一个形成一个 20 20 20 位的内存单元物理地址。
位的内存单元物理地址。
2．8086/8088 CPU CPU在总线周期的在总线周期的在总线周期的T1 T1 T1 时刻，用时刻，用时刻，用A19/S6A19/S6A19/S6～～A16/S3 A16/S3 输出输出输出 20 20 20 位地址信息的最高位地址信息的最高位地址信息的最高 4 4 4 位，而在位，而在其他时钟周期，则输出其他时钟周期，则输出 状态状态 信息。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM 的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。
如果根据计算，微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da 为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微机原理(存储器系统)
只读存储器是一种对其内容只能读出不能写入的存储器。
可擦除可编程只读存储器EPROM(Erasible Programmable
ROM)和电可擦除可编程只读存储器EEPROM(Electric Erasible Programmable ROM)以及近年来发展起来的快擦型 存储器(Flash Memory)具有EEPROM的特点。
C1
C2
2）写入时， T1.T2均导通，数 据线上的信息对C1进行充放电
2018年11月28日
11
(1) 单译码
单译码方式又称字结构，全部地址码只用一 个电路译码，译码输出的选择线直接选中对应 的存储单元。这一方式需要的选择线数较多， 只适用于容量较小的存储器。
(2) 双译码
在双译码结构中，将地址译码器分成行译码器
(又叫X译码器)和列译码器(又叫Y译码器)两部分，
行列选择线交叉处即为所选中的内存单元，这种方 式的特点是译码输出线较少。
+5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3
26
2018年11月28日
SRAM 6264的功能
工作方式 CS1* CS2 WE* OE* D7 ~ D0
未选中 未选中 写操作 读操作
1 × 0 0
× 0 1 1
× × 0 1
× × 1 0
高阻 高阻 输入 输出
2018年11月28日 2
4.1.1
存储器分类
1．按构成存储器的器件和存储介质分类
按构成存储器的器件和存储介质主要可分为： 磁芯存储器、半导体存储器、光电存储器、磁膜、 磁泡和其它磁表面存储器以及光盘存储器等。 从五十年代开始，磁芯存储器曾一度成为主 存储器的主要存储介质。但从七十年代起，半导 体存储器逐渐取代了磁芯存储器的地位。目前， 绝大多数计算机都使用的是半导体存储器。
第六章 存储器系统 微机原理 第2版 课后答案
第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。
6.1 重点与难点本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。
主要掌握的知识要点如下：6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。
根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。
SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。
一般工作条件下，EPROM 是只读的。
2.导体存储器芯片的主要性能指标（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。
TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。
MTBF越长，可靠性越高。
（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。
《16位微机原理及接口技术》课件第6章
器。 PC/XT使用一片8237A， PC/AT使用两片8237A， 在高档微 机中常使用多功能芯片取代8237A，但多功能芯片中的DMA控 制器与8237A的功能基本相同。
1. 8237A的内部结构和引脚功能
8237A 是 具 有 4 个 独 立 DMA 通 道 的 可 编 程 DMA 控 制 器 （DMAC），它使用单一的+5 V电源、单相时钟和40引脚双列 直插式封装。在实际应用中，8237A必须与一片8位锁存器一起 使用，才能形成一个完整的4 通道DMA控制器。8237A经初始化 后， 可以控制每一个通道在存储器和I/O口之间以最高1.6 M波 特的速率传送最多达64 KB的数据块， 而不需要CPU的介入。
Hale Waihona Puke （2）读/写逻辑。当CPU对8237A初始化或对8237A寄存器进 行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收 IOR或IOW信号。当IOR为低电平时，CPU可以读取8237A内部 寄存器的值；当IOW为低电平时，CPU可以将数据写入8237A的 内部寄存器中。
在DMA传送期间，系统由8237A控制总线。此时，8237A分 两次向地址总线上送出要访问的内存单元20位物理地址中的低 16位，8237A输出必要的读/写信号，这些信号分别为I/O读信号 IOR,I/O 写 信 号 IOW ， 存 储 器 读 信 号 MEMR 和 存 储 器 写 信 号 MEMW。
微机原理第6章 8086或8088微机系统的功能组件
6.3 中断控制器Intel 8259A 6.3.1 概述
6.3.2 Intel 8259A的功能
6.3.3 8259A的结构 6.3.4 8259A芯片的工作方式
6.3.5 8259A在IBM PC/XT机的外部中断系统
中的应用
6.4 可编程DMA控制器DMAC 8237A 6.4.1 概述 6.4.2 DMA控制器8237A
CLK0 GATE0 OUT0
数
读写 控制逻辑
据 总 线
计数器 1
CLK1 GATE1 OUT1 CLK2 GATE2 OUT2
计数器 2
6.2 可编程定时/计数器 8253/8254
6.2.3 8253的工作方式
根据对工作方式寄存器中控制字M2、M1和M0的不同 设置，8253可以工作于6种不同的工作方式。表6.2列出了 8253 不同工作模式下效果。
6.2 可编程定时/计数器 8253/8254
表6.2 8253 不同工作模式下效果
工作方式 0 1 2 3 工作效果 OUT的输出
计数器初值装 载特征
重装载
GATE的作用 低或变为低 禁止计数 — ①禁止计数 ②立即使输出为高 ①禁止计数 ②立即使输出为高 禁止计数 — 上升沿 — 高电平 允许计数 — 允许计数 允许计数
6.2 可编程定时/计数器 8253/8254
8253 的内部结构逻辑见图 6.3 。它主要由 4 个基本的
单元组成，它们是：
•数据总线缓冲器单元 •读写控制逻辑单元
•控制字寄存器单元
•3个计数器逻辑单元。
6.2 可编程定时/计数器 8253/8254
D7~D0
数据总线 缓冲器
计数器 0
内 部
微机原理_存储器(2002)
常用芯片简介 — 数据存储器 6X 系列
6116 (2K 8 = 16KBIT) 6264 (8K 8 = 64KBIT)
工作方式真值表
/CE /W E /O E 0 0 1 0 1 × 1 0 × 方式 写 读 非选 功 对应单元 A0~ A10 对 应 单 元 内 容 输 出 到 D0~D7 上 D 0~D 7 呈 高 阻 态 能 D 0~D 7 上 数 据 写 入 A0~ A10
P2.7 P2.6
P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 /Y0 — /CE 0 1 0 1 0 1
0000H — — 01FFFH /Y1 — /CE 0 1 0 1 0 1 0… 0 1… 1 IC2
2000H — — 03FFFH
程序、数据存储空间的混合
存储结构：哈佛结构，物理上两部分空间独立 通过 /RD 和/PSEN区别程序、数据存储读操作 混合方法
/RD /PSEN
/OE
半 导 体 存 储 器
半导体存储器的基本结构
矩阵存储体 译码驱动器 AB 读写电路 片选线 地址总线 读写控制线 数据总线 控制总线
译 码 驱 动 器
矩 阵 存 储 体
读 写 电 路
DB
常用芯片简介 — 程序存储器 27X 系列
2716 (2K 8 = 16KBIT) 2732 (4K 8 = 32KBIT) 2764 (8K 8 = 64KBIT) 27128 (16K 8 = 128KBIT) 27256 (32K 8 = 256KBIT) 27512 (64K 8 = 512KBIT)
74LS139 双2-4译码器
微机原理第章
储器，需用该片
。
3. 采用2114 （1K4）扩充1KB RAM.要求
BHE=0
A0=1
2＃
D15~D8
A19=0 A18=1 A0=0
0＃
D7~D0
A19=1 A18=0
BHE=0
A0=1
3＃
1＃
A19=1 A18=0 A0=0
第6章 思考题
1. 对由8K×8位，RAM组成的存贮器系统，
若某组的起始地址为08000H，则其末地址
为
H。
2. 用2K×4位的存贮芯片组成6K×8位的存
wws1996@
A0 A1
A2
A3
n
4
双译码时16个单元需要 2* 22 2* 22 8条线
wws1996@
第6章
举例1
1、下列SRAM芯片各需多少条地址线进行寻 址？多少条数据I/O线？
（1）512× 4b （2）16k× 8b
9条地址线，4条数据I/O线 14条地址线，8条数据I/O线
存储器的地址分配和片选问题
控制信号的连接
第6章
片外地址译码（片选）
1、线选法 从高位地址线中选择任意1位直接作存储器的片 选信号，无需译码器 2、全译码
高位地址线全部参加译码
3、部分译码
高位地址线部分参加译码
两种译码器（1）集成电路芯片 （2）与非门和或非门
第6章
地址译码方式举例
以用2114芯片（1K×4b）构成一个2KB RAM 系统为例。
每片容量＝214B＝16KB,故应选3片
（2）每芯片的基本地址范围为 0000H~3FFFH 每芯片的地址范围：
0＃：A0000H~A3FFFH 1＃：A4000H~A7FFFH 2＃：A8000H~ABFFFH
《微机原理与接口技术》课件第6章
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 现代RAM 6.6 存储器的扩展及其控制 习题6
6.1 概 述
6.1.1 存储器的一般概念和分类 按存取速度和用途可把存储器分为两大类，内部存储器和
外部存储器。把具有一定容量，存取速度快的存储器称为内部 存储器，简称内存。内存是计算机的重要组成部分，CPU可对 它进行访问。目前应用在微型计算机的主内存容量已达256 MB～1 GB，高速缓存器(Cache)的存储容量已达128～512 KB。 把存储容量大而速度较慢的存储器称为外部存储器，简称外存。 在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等， 近年来，由于多媒体计算机的发展，普遍采用了光盘存储器。 光盘存储器的外存容量很大，如CD-ROM光盘容量可达650 MB， 硬盘已达几十个GB乃至几百个GB，而且容量还在增加，故也称 外存为海量存储器。不过，要配备专门的设备才能完成对外存 的读写。例如，软盘和硬盘要配有驱动器，磁带要有磁带机。 通常，将外存归入到计算机外部设备一类，它所存放的信息调 入内存后CPU才能使用。
新的数据。对所存的内容读出时，仍需地址译码器的某一输出
线送出高电平到V5、V6管栅极，即此存储单元被选中，此时V5、 V6导通。于是，V1、V2管的状态被分别送至I/O线、 I/O线，这 样就读取了所保存的信息。显然，存储的信息被读出后，存储
的内容并不改变，除非重写一个数据。
由于SRAM存储电路中，MOS管数目多，故集成度较低， 而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比 DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路， 从而简化了外部电路。
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
微机原理与接口技术：15第6章 存储器系统 习题6
交通信息与控制工程系教案（理论教学用）课程名称微机原理与接口技术第 15 次第 7 周 2 学时上课教室WM1310 课程类型专业基础课授课对象自动化专业章节名称第6章存储器系统（6.4,6.5,6.6）教学目的和要求1．熟练掌握存储器与地址总线的连接；2．了解CACHE的概念和工作原理；3．了解8086/8088系统的存储器管理方法4．了解现代计算机存储器管理方法；讲授主要内容及时间分配存储器与地址总线的连接高速缓冲存储器（40min）存储器管理；（35min）硬盘、RAID和光盘原理；（15min）教学重点与难点重点：1．CACHE的概念和工作原理；2．086/8088系统的存储器管理方法；3．现代计算机存储器管理方法；4．存储器与地址总线的连接。
难点：1．存储器与地址总线的连接。
要求掌握知识点和分析方法1．了解CACHE的概念和工作原理；2．了解8086/8088系统的存储器管理方法；3．了解现代计算机存储器管理方法；4．存储器与地址总线的连接。
启发与提问1．为什么现代计算机要使用缓存？2．硬盘属于什么存储器？教学手段多媒体作业布置思考题：1．Windows的虚拟内存在计算机程序运行中起什么作用，如何设置虚拟内存？主要参考资料备注注：教案按授课次数填写，每次授课均应填写一份。
重复班授课可不另填写教案。
程序的逻辑结构中的段与内存的段建立直接联系。
页式存储管理页式存储管理是把虚拟空间和主存空间都分成大小相同的页（为二的整数幂个字），并以页为单位进行虚存与主存间的信息交换。
此时虚存地址和主存地址分别被分为虚存页号、页内地址和主存页号、页内地址，虚、实二页号会不同，但使用相同的页内地址。
与段式存储管理不一样，页不是程序本身的结构特性，而是从管理的角度人为划分的结果。
设置和管理好页表是页式存储管理的关键技术。
4. 分页和分段的主要区别(1) 页是信息的物理单位，分页是为实现离散分配方式，以消减内存的外零头，提高内存的利用率。
微机原理第6章_3学分
第六章输入/输出方式与接口芯片第一节输入/输出方式第二节中断第三节可编程定时/计数器8254及其应用第四节可编程并行I/O接口芯片8255A及其应用第五节可编程中断控制器8259及其应用第一节输入/输出方式●教学目标介绍I/O 接口的基本概念介绍I/O端口的编址方式介绍CPU与外设间的数据传送关系●学习要求掌握I/O接口的基本功能，了解接口的一般结构熟悉I/O端口的编址方式，了解IN/OUT指令的执行过程掌握微机与外设的各种传送方式，了解DMA传送过程一、I/O接口1）I/O接口的基本概念I/O接口是连接CPU与外设的逻辑控制部件，它主要在CPU与外设间起着传输状态与命令信息，实现数据的缓冲、数据格式转换等作用。
它的主要功能有：选择外设对外设进行控制和监视进行数据寄存和缓冲进行数据格式转换进行信号电平转换I/O接口的分类并行I/O接口和串行I/O接口可编程接口和不可编程接口专用接口和通用接口2）I/O接口的基本结构主要包含有数据端口、状态端口和控制端口数据端口用于存放数据信息，包括数据输入寄存器和数据输出寄存器，主要作用是协调CPU和外设之间的数据传输速度。
控制端口用于存放控制信息，控制信息是CPU通过接口传送给外设的，其主要作用是控制外设工作，如控制输入输出装置的启/停等。
状态端口用于存放状态信息，即反映外设当前工作的状态信息，CPU可通过读取这些信息，了解外设当前的工作情况。
3）I/O端口的寻址方式在一个微机系统中既有存储单元地址又有I/O端口地址，根据两者地址的不同安排可分为以下两种寻址方式。
存储器统一编址在这种方式中，把I/O端口作为存储器的一个单元来对待，即每个端口占用一个存储单元地址。
此时，对I/O端口操作可以使用全部的存储器指令，而不必另设专门的I/O指令。
由于该方式是将I/O地址映射到了存储器地址空间，所以也称为存储器映像方式。
I/O端口独立编址在这种方式下，I/O端口与存储器各自独立编址，这样存储器地址和I/O端口地址可以重叠。
微机原理第六章参考答案
一、I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作，打到信息交换的目的。
I/O接口的功能有：数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。
二、I/O端口是接口信息流传送的地址通道。
一般接口电路中有数据端口、命令端口、状态端口等。
三、CPU对I/O端口的编址方式有哪几种？各有什么特点？80X86对I/O端口的编址方式属于哪一种？CPU对I/O端口的编址方式有：统一编址和独立编址。
统一编址的微机系统中，存储器、I/O接口和CPU通常挂接在同一总线上，CPU对I/O端口的访问非常灵活、方便，有利于提高端口数据的处理速度；但是减少了有效的存储空间。
独立编址的微机系统中，I/O地址空间和存储器地址空间可以重叠，CPU需要通过不同的命令来区分端口的存储器。
80X86采用独立编址方式。
四、某微机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。
若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作译码器，请画出端口译码电路图，并说明每个芯片的端口地址范围。
74LS138分析下表所列的地址分配情况，可知系统地址信号的译码情况为（图略）：●字选：A2～A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口；●片选：⏹A5～A3接3-8译码器输入端，译码器输出端分别作为8个接口芯片的片选信号；五、由于CPU与外设之间的速度不匹配，所以输入需要缓冲，输出需要锁存。
输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器，当读该缓冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系统的数据总线，而其他时间，三态门处于高阻状态，不影响总线上的其他操作。
输出锁存就是在CPU和外设之间接一锁存器，使得有输出指令并且选中该I/O端口时，才使总线上的数据进入锁存器，此后不管总线上的数据如何变化，只要没有再次使锁存器的信号有效，锁存器的输出端就一直保持原来的锁存信息。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*
第 16 页
NC DIN WE* RAS* A0 A2 A1 GND
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VSS CAS* DOUT A6 A3 A4 A5 A7
T4 B T2 T6
T7
1 2
T8 列线Y
数据线 读控制 静态MOS六管基本存储电路
写入时 由I/O线输入: 若I/O=1，使Q2 导通，Q1 截止， A=1，B=0。 读出时 A、B点信号由T5、T6送出到 I/O线上。若A=1，B=0，则I/O=0。 第 10 页 机械工程与自动化学院
+5V V3 V5 A B V4 V6
EEPROM芯片2864A
存储容量为8K×8 28个引脚：
13根地址线A12～A0 8根数据线I/O7～I/O0 片选CE* 读写OE*、WE*
NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14
10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE*（低写高读）
A4
A3 A0 A1 A2 CS* GND
3
4 5 6 7 8 9
17 16
15
14
13 12
ห้องสมุดไป่ตู้
I/O2
I/O3 I/O4
11
10
WE*
第 12 页
机械工程与自动化学院
6.2 读写存储器RAM
2.典型RAM芯片举例 静态RAM 6264
行线X
V1
V2
V7
V8
G1
1 EN
G2
EN
列线Y
CS I/O R/W
&
G3
1 EN
&
第 11 页
△
1
△
△
机械工程与自动化学院
6.2 读写存储器RAM
2.典型RAM芯片举例 静态RAM Intel 2114
A6 A5 1 2 18 Vcc A7 A8 A9 I/O1
存储容量为1024×4 18个引脚：
可擦写 EPROM
RAM种类
E2PROM
双极型RAM Flash Memory MOS RAM 静态RAM（SRAM） 速度快,集成度低 动态RAM（DRAM） 速度慢,集成度高
第4页 机械工程与自动化学院
6.1 半导体存储器简介
ROM种类
掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在 线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的 EEPROM，但只能按块（Block）擦除
第 20 页
机械工程与自动化学院
6.3 只读存储器ROM
EEPROM芯片2817A 存储容量为2K×8 28个引脚：
11根地址线A10～A0 8根数据线I/O7～I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY*
第 21 页
R/B* NC A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND
机械工程与自动化学院
6.4
存储芯片与CPU的连接
A9～A0 A9～A0 2114 （2）
位扩充
地址线对应相连
片选 A9～A0 2114 CE （1） I/O4～I/O1 CE
I/O4～I/O1
片选端对应相连
D7～D4
D3～D0
数据线单独引出
第 25 页 机械工程与自动化学院
6.4
存储芯片与CPU的连接
OE WE CS
控制电路 ③ 片选和读写控制逻辑
第6页
机械工程与自动化学院
6.1 半导体存储器简介
6.1.3 半导体存储器结构： ① 存储体 每个存储单元具有一个唯一的地址，可存 储1位（位片结构）或多位（字片结构）二 进制数据 存储容量与地址、数据线个数有关：
芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数
第5页 机械工程与自动化学院
6.1 半导体存储器简介
6.1.3 半导体存储器结构：
读 数 址存储器芯片的主要部分，用来存储信息 址 写 据 存储体 寄 译 电 寄 ② 地址译码电路 码 路 存 DB AB 存
①地 存储体 地
根据输入的地址编码来选中芯片内某个特 定的存储单元 选中存储芯片，控制读写操作
28 27 26 25 24 23 22 21 20 19 18 17 16 15
Vcc WE* NC A8 A9 A11 OE* A10 CE* I/O7 I/O6 I/O5 I/O4 I/O3
第 22 页
机械工程与自动化学院
6.4
存储芯片与CPU的连接
存储芯片的数据线连接 存储芯片的地址线连接 存储芯片的片选端连接 存储芯片的读写控制线连接
第 23 页 机械工程与自动化学院
6.4
存储芯片与CPU的连接
1. 存储芯片数据线的处理
若芯片的数据线正好8根：
一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连
若芯片的数据线不足8根：
一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”
第 24 页
第 14 页
机械工程与自动化学院
6.2 读写存储器RAM 6.2.1 动态RAM 2、动态RAM典型芯片 动态Intel 4114 存储容量为16K×1 16个引脚：
7根地址线A6～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*
第 15 页
7
单译码
双译码
第8页 机械工程与自动化学院
6.1 半导体存储器简介
6.1.3 半导体存储器结构： ③ 片选和读写控制逻辑 片选端CS*或CE*
有效时，可以对该芯片进行读写操作
输出OE*
控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线
写WE*
控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线
[例] 用8个16K×1bit芯片组成16K×8bit的 存储器。 CS
CS A0
…
16K×1
A13 D0 D1 D2 D7
WE 16K×1 WE D2 WE D1 D0
CS
CS
WE D7
…
…
第 26 页 机械工程与自动化学院
6.4 存储芯片与CPU的连接 2. 存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址 总线相连
按使用属性分类
随机存取存储器RAM：可读可写、断电丢失 (Random Access Memory) 只读存储器(Read Only Memory) ：正常只读、 断电不丢失
第3页 机械工程与自动化学院
6.1 半导体存储器简介
双极型
RAM MOS 静态 动态
半导体存储器
ROM
掩膜 ROM 可编程 PROM
A9～A0 寻址时，这部 00…00 分地址的译码 00…01 是在存储芯片 00…10 内完成的，称 … 为“片内译码” 11…01 11…10 11…11
第 27 页
全0
全1
范围16进制 000H 001H 002H … 3FDH 3FEH 3FFH
机械工程与自动化学院
6.4
存储芯片与CPU的连接
1 2 3 4 5 6 7 8 9 10 11 12 13 14
28 27 26 25 24 23 22 21 20 19 18 17 16 15
Vcc WE* NC A8 A9 NC OE* A10 CE* I/O7 I/O6 I/O5 I/O4 I/O3
机械工程与自动化学院
6.3 只读存储器ROM
VBB DIN WE* RAS* A0 A2 A1 VDD
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VSS CAS* DOUT A6 A3 A4 A5 VCC
机械工程与自动化学院
6.2 读写存储器RAM 6.2.1 动态RAM 2、动态RAM典型芯片 动态Intel 2164A
EPROM芯片2764
存储容量为8K×8 28个引脚：
13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 读写OE* 编程电压VPP
第 18 页
Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14
快存位 于CPU 与主存 之间！
C P U
快存
主
存
外
存
Cache容量小(几百K）,速度与CPU相当 主存容量大（256MB、512MB) ，速度比Cache慢 外存容量大(40、80GB），速度慢
第2页 机械工程与自动化学院
6.1 半导体存储器简介
6.1.2 半导体存储器的分类: 按制造工艺分类
双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低
第六章 半导体存储器
学习目标
1、存储器的类型:
随机存储器RAM 只读存储器ROM
2、存储器的设计、地址分配 3、外设的地址分配