数字电子技术基础第五章

主要要求：
掌握同步时序逻辑电路的分析方法，了解异 步时序逻辑电路的分析方法。 理解时钟方程、驱动方程、输出方程、状态
方程、状态转换真值表、状态转换图和时序
图等概念及求取方法。
EXIT
时序逻辑电路
一、同步时序逻辑电路的分析方法 一、同步时序逻辑电路的分析方法
基本步骤： 基本步骤：
1. 根据给定的电路，写出它的输出方程和驱动方程，并求 状态方程。 1. 根据给定的电路，写出它的输出方程和驱动方程， 时序电路的输出逻辑表达式。 并求状态方程。 2. 列状态转换真值表。 各触发器输入信号的逻辑表达式。 将驱动方程代入相应触发器的特性方程中所得到的方程 2. 列状态转换真值表。 3. 分析逻辑功能。 简称状态转换表，是反映电路状态转换的规律与条件的表格。 方法：将电路现态的各种取值代入状态方程和输 出方程进行计算，求出相应的次态和输出，从而列出 3. 分析逻辑功能。 4. 根据状态转换真值表来说明电路逻辑功能。 画状态转换图和时序图。 状态转换表。 如现态起始值已给定，则从给定值开始计算。如 4. 用圆圈及其内的标注表示电路的所有稳态， 画状态转换图和时序图。 没有给定，则可设定一个现态起始值依次进行计算。 在时钟脉冲 CP作用下，各触发器状态变化的波形图。 用箭头表示状态转换的方向，箭头旁的标注表示 状态转换的条件，从而得到的状态转换示意图。 EXIT
4. 画状态转换图和时序图 圆圈内表示 Q2 Q1 Q0 的状态；箭头 表示电路状态转换的方向；箭头上方的 Q2 Q1 Q0 “ x / y ”中，x 表示转换所需的输入变 量取值， y/ 0 表示现态下的输出值。本例 /0 /0 /0 /0 000 001 中没有输入变量，故 010 011 101 x100 处空白。 /1 x/y 现
(1) 时钟方程
Q1n+1 = J1 Q1n + K1 Q1n = 1 Q1n + 1 Q1n = Q1n Q2n+1 = J2 Q2n + K2 Q2n = Q1n Q0n Q2n + 1 Q2n = Q1n Q0n Q2n Q0n+1 = Q2n Q0n Q1n+1 = Q1n Q2n+1 = Q1n Q0n Q2n CP 下降沿有效 代入 J2 = Q1n Q0n K2 = 1 Q0下降沿有效 CP 下降沿有效 EXIT
EXIT
3
计算、列状态表
输入 X 0 0 0 0 1 1 1 1 现
n 1
时序逻辑电路
态
n 0
次
态
输出
Q X Q Q n n Q Q 0 0 Y X Q1n
n 1 1 n 0
n 1
Q Q
0 0 1 1 0 0 1 1
Q
n 1 1
Q
n 1 0
Yຫໍສະໝຸດ Baidu
1 1 1 1 0 0 1 1 EXIT
时序逻辑电路
2. 列状态转换真值表 设电路初始状态为Q2 Q1 Q0 = 000，则 现 Q2n 0 0 Q1n 0 0 态 Q0n 0 1 次 Q2n+1 0 0 态 输出 Q1n+1 Q0n+1 Y 0 1 0 1 0 0
将新状态作现态，再计算下一个次态。 Y = Q n Q n = 0 · 1= 0 2 0 Q0n+1 = Q0n = 1 = 0 Q1n+1 = Q2n Q0n Q1n = 0 · 1 0 = 1 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 · 1· 0+1· 0=0
EXIT
时序逻辑电路
典型电路
集成寄存器、集成移位寄存器、集成计数器。
和第三章介绍组合逻辑电路的典型电路一样， 我们讲解的典型电路只是起一个抛砖引玉的作 用，目的是希望大家会通过查手册使用更多的 器件。
本章的总体结构
分析 设计
SSI MSI SSI MSI
EXIT
时序逻辑电路
5.2
时序逻辑电路的分析方法
时序逻辑电路
第5章
时序逻辑电路
概 述 时序逻辑电路的分析方法 寄存器和移位寄存器 计数器 同步时序逻辑电路的设计 本章小结
EXIT
时序逻辑电路
5.1
概 述
时序逻辑电路的特点
逻辑功能特点：任何时刻的输出不仅取决于该时刻的输 入信号，而且与电路原有的状态有关。
电路结构特点：由存储电路和组合逻辑电路组成。
时序逻辑电路
时序电路的分析步骤： 电路图
1
时钟方程、 驱动方程和 输出方程
2
状态方程
3
判断电路 逻辑功能
5
状态图、 状态表或 时序图
4
计算
EXIT
时序逻辑电路
分析举例 [例] 试分析图示电路的逻辑功能，并画出状态转换图 和时序图。 解：这是时钟 CP 下降沿触发的同步时序电路，输出仅与 电路现态有关，为穆尔型时序电路。 分析如下： 分析时不必考虑时钟信号。
EXIT
时序逻辑电路
2. 列状态转换真值表 现
一直计算到状态进入循环为止 设电路初始状态为Q2 Q1 Q0 = 000，则 态 Q2n Q1n Q0n 0 0 0 0 0 1 0 1 0 0 依次类推 1 1 1 0 0 1 0 1 次 Q2n+1 0 0 0 1 1 0 态 输出 Q1n+1 Q0n+1 Y 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 1
Q2n 0 0 0 0 1 1
Q1n 0 0 1 1 0 0
态 Q0n 0 1 0 1 0 1
次
Q2n+1 0 0 0 1 1 0
态 输出 Q1n+1 Q0n+1 Y 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 1 EXIT
时序逻辑电路
4. 画状态转换图和时序图 Q2 Q1 Q0 000 x/y /0 /0 /1 CP Q0 0 /0
1
FF0 1J C1 1K R FF1 1J C1 1K R FF2 1J C1 1K R
Y
CP RD
FF1 受 Q0 下降沿触发
解：这是异步时序逻辑电路。分析如下：
EXIT
时序逻辑电路
1. 写方程式 CP0 = CP2 = CP FF0 和 FF1 由 CP 下降沿触发 CP1 = Q0 FF1 由 Q0 下降沿触发 (2) 输出方程 Y = Q2n J0 = Q2n ，K0 = 1 (3) 驱动方程 J1 = K1 = 1 (4) 状态方程 J2 = Q1n Q0n ，K2 = 1 Q1 Q2 Q0
(1) 时钟方程
1 Q2n FF0 1J C1 1K R FF1 1J C1 1K R Q1n Q0nFF2 & 1J C1 1K R Y
CP RD
EXIT
时序逻辑电路
1. 写方程式 CP0 = CP2 = CP FF0 和 FF1 由 CP 下降沿触发 CP1 = Q0 FF1 由 Q0 下降沿触发 (2) 输出方程 Y = Q2n J0 = Q2n ，K0 = 1 (3) 驱动方程 J1 = K1 = 1 n ，K = 1 代入 J = Q 0 2 0 J2 = Q1n Q0n ，K2 = 1 (4) 状态方程 代入 J1 = K1 = 1 Q0n+1 = J0 Q0n + K0 Q0n = Q2n Q0n + 1 Q0n = Q2n Q0n
电路工作前加负脉冲清零；工作时应置 RD = 1。 FF0 1J C1 1K R
FF1 1J C1 1K R
1
Q0
Q1
CP RD
FF2 1J Q2 C1 1K R Q2
Y
EXIT
时序逻辑电路
1. 写方程式 (1) 输出方程 Y = Q2n Q0n (2) 驱动方程 J0 = K0 = 1 J1 = K1 = Q2n Q0n J2 = Q1n Q0n ， K2 = Q0n (3) 状态方程 代入 Q J0 n= K0 = 1 n Q 2 n FF 0 FF FF n +1 n 2 0 1 n n nQ n Q0 =J J Q + K Q n n K = 1 Q + 1 Q 0 0 0 0 Q0 Q0 0 & 1J Q 0 0 1 & 1J 0 =Q 2 2 n 1 1J 代入 J1 = K1 = Q2 Q0n C1 n + K Q nC1 n Q n C1 n Q1n+1 = J Q = Q 1 1 1 1 2 0 Q1 1K 1K & 1K n+ Q n Q n n +K n = Q nQ nQ R R R Q2n+1 = Q K Q JJ 1 0 2 0Q 2 2 2 2 2 2 2 CP 2 RD 代入 J2 = Q1n Q0n ，K2 = Q0n Q0n Y
时序逻辑电路的类型
同步时序逻辑电路
异步时序逻辑电路 所有触发器的时钟端连在一起。所有触发器在同一个 时钟脉冲 CP 控制下同步工作。 时钟脉冲 CP 只触发部分触发器，其余触发器由电路内 部信号触发。因此，触发器不在同一时钟作用下同步工作。 EXIT
3、时序电路的分类
时序逻辑电路
（1） 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有 一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改 变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没 有统一的时钟脉冲来控制电路状态的变化，电路状态改变时， 电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （2）根据输出分类 米利型时序电路的输出不仅与现态有关，而且还决定于电路 当前的输入。 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前 的输入无关；或者根本就不存在独立设置的输出，而以电路 的状态直接作为输出。
n 1
n 1
输出与输入有关， 为米利型时序电路。
T1 X Q0n 驱动方程： T0 1
EXIT
时序逻辑电路
2
求状态方程
T触发器的特性方程：
Q
n 1
T Q
n
将各触发器的驱动方程代入，即得电路的状态方程：
n 1 n n n Q1 T1 Q1 X Q0 Q1 n n n n Q T Q 1 Q Q 0 0 0 0 0
时序逻辑电路
二、异步时序逻辑电路的分析方法
异步与同步时序电路的根本区别在于前者
不受同一时钟控制，而后者受同一时钟控制。
因此，分析异步时序电路时需写出时钟方程，
并特别注意各触发器的时钟条件何时满足。
EXIT
时序逻辑电路
[例] 试分析图示电路的逻辑功能，并画出状态转换图 分析举例 和时序图。 FF0 和 FF2 受 CP 下降沿触发 Q1 Q2 Q0
4
0/1 00 0/1 11 0/0 1/0 1/1 1/1 10 0/1 (a) 状态图 01 CP X 0/1 Q0 Q1 Y
时序逻辑电路
画 时状 序态 图图
(b) 时序图
5
电 路 功 能
由状态图可以看出，当输入X ＝0时，在时钟脉冲CP 的作用下，电路的 4个状态按递增规律循环变化，即： 00→01→10→11→00→… 当X＝1时，在时钟脉冲CP的作用下，电路的4个状态 按递减规律循环变化，即： 00→11→10→01→00→… 可见，该电路既具有递增计数功能，又具有递减计数 功能，是一个2位二进制同步可逆计数器。 EXIT
EXIT
时序逻辑电路
2. 列状态转换真值表 设电路初始状态为 Q2 Q1 Q0 = 000，则 现 Q2n 0 Q1n 0 态 Q0n 0 次 Q2n+1 0 态 输出 Q1n+1 Q0n+1 Y 0 1 0
将现态代入状态方程求次态：
Q0n+1 = Q0n = 0 = 1 Q1n+1 = Q2n Q0n Q1n = 0 · 0 0 = 0 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 · 0· 0+0· 0=0 将现态代入输出方程求 Y Y = Q2n Q0n = 0 · 0= 0 EXIT
3. 逻辑功能说明
CP 脉冲也常称为计数脉冲。
可见：电路在输入第 个脉冲 CP 时返回 该电路能对 CP 脉冲6 进行六进制计数， 原来状态，同时在 Y 端输出一个进位脉冲下降 并在 Y 端输出脉冲下降沿作为进位输出信号。 沿。以后再输入脉冲，将重复上述过程。 故为六进制计数器。
EXIT
时序逻辑电路
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
1 0 1 0 1 0 1 0
n 1 1 n 0 1 0 1 0 0 1 0 1 0 1 0 1 Q 0 1 1 n n Q 0 0 0 1 1 0 0 1 Y 0 0 0 1 1 0 1 0 1
/0
001
010
011
100
/0
101
1
1
2 0
3 1
4
5
6
0 0 0
必须画出 一个计数周 期的波形。
Q1
Q2 Y
0
0
0
0
1
0
1
0
EXIT
时序逻辑电路
X
FF0 1T C1
例
“1”
Q0
=1
FF1 1T C1
& Q1
Y
CP
Q0
Q1
1
同步时序电路，时钟方程省去。 输出方程：
写 方 程 式
Y XQ X Q