直接数字频率合成器设计
第11章 直接数字频率合成器的
第11章
直接数字频率合成器的设计与分析
11.3.3 正弦查找表ROM的VHDL源程序 -- lpm_rom0.VHD LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY altera_mf;
USE altera_mf.all;
ENTITY lpm_rom0 IS PORT (address: IN STD_LOGIC_VECTOR (9 DOWNTO 0); clock: IN STD_LOGIC ; q: OUT STD_LOGIC_VECTOR (9 DOWNTO 0)); END lpm_rom0;
第11章
直接数字频率合成器的设计与分析
11.3.1 同步寄存器reg10b的VHDL源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY reg10b IS PORT( load: IN STD_LOGIC; din: IN STD_LOGIC_VECTOR(9 DOWNTO 0); dout: OUT STD_LOGIC_VECTOR(9 DOWNTO 0)); END reg10b; ARCHITECTURE ART OF reg10b IS BEGIN PROCESS(load, din) BEGIN IF load'EVENT and load='1'THEN dout<=din; end if; END PROCESS; END ART;
第11章
直接数字频率合成器的设计与分析
第11章 直接数字频率合成器的设计与分析
11.1 系统设计要求 11.2 系统设计方案
DDS信号发生器设计
DDS信号发生器设计DDS（直接数字频率合成）信号发生器是一种数字技术制造高质量频率合成信号的装备。
本文将介绍DDS信号发生器的设计原理、关键技术和性能评估。
一、设计原理：DDS信号发生器的设计原理基于数字频率合成技术，其核心是数字信号处理器（DSP）和数字锁相环（PLL）。
DDS信号发生器通过频率控制字（FTW）和相位控制字（PTW）控制DDS芯片的输出频率、波形和相位。
在DDS芯片中，数字频率合成器通过数模转换器将较高的待合成信号转换为模拟信号，进而通过滤波器、放大器等模拟电路产生高质量的输出信号。
二、关键技术：1.高精度的频率合成：DDS信号发生器需要具备高精度的频率合成能力。
此需求需要DDS芯片具备较高的分辨率和较低的相位噪声。
分辨率是DDS芯片产生频率变化最小步进的能力，通常用位数来表示。
较高的分辨率可以确保DDS信号发生器输出的频率表现更加连续平滑。
相位噪声则与DDS芯片的时钟抖动、量化噪声等因素有关，较低的相位噪声能够保证信号在频谱中的纯净度。
2.高动态范围的输出：DDS信号发生器通常需要提供广泛的频率范围和大范围内的输出功率调节。
此需求需要DDS芯片具备高动态范围的输出能力。
动态范围包括频率动态范围和幅度动态范围。
频率动态范围是指DDS信号发生器能够合成的频率范围，幅度动态范围则指DDS信号发生器能够调节的输出功率范围。
通过优化DDS芯片的设计，可以提高输出的动态范围。
3.高速的输出信号更新：DDS信号发生器需要具备快速更新输出信号的能力。
通常，DDS芯片具备更高的时钟频率和更大的内存储存能力可以实现更高的输出信号更新速率。
高速更新输出信号可以保证DDS信号发生器能够满足实时调节信号的需求。
三、性能评估：DDS信号发生器的性能评估包括频率稳定度、相位噪声、调制信号质量等几个方面。
频率稳定度是指DDS信号发生器输出频率的稳定性，通常通过测量短期和长期的频率漂移来评估。
相位噪声则是度量DDS信号发生器输出信号相位纯净度的参数，使用杂散频谱测量方法和相位噪声密度谱评估。
数字频率合成器设计实例
数字频率合成器设计实例数字频率合成器设计实例数字频率合成器（Digital Frequency Synthesizer）是一种能够产生不同频率信号的设备。
它通过使用数字技术和数学算法来合成所需的频率，具有高精度和稳定性。
在本文中，我们将逐步介绍数字频率合成器的设计过程。
1. 设定所需频率范围：首先，确定所需合成的频率范围。
这取决于具体应用，例如音频处理、无线通信等。
假设我们的频率范围为1Hz到10kHz。
2. 确定采样率：采样率是指每秒钟对信号进行采样的次数。
根据香农抽样定理，采样率应大于信号最高频率的两倍。
在我们的例子中，最高频率为10kHz，因此选择采样率为至少20kHz。
3. 选择数字信号处理器（DSP）：为了实现数字频率合成器，我们需要选择一种适合的DSP芯片。
DSP芯片能够高效地执行数字信号处理任务，例如信号生成和滤波。
选择一款性能强大且易于编程的DSP 芯片，以满足所需的合成要求。
4. 设计频率控制模块：频率控制模块是数字频率合成器的核心部分，用于生成所需频率的数字信号。
它通常由相位锁定环（PLL）和数字控制振荡器（NCO）组成。
a. 相位锁定环（PLL）：PLL是一种控制系统，通过比较输入信号的相位和参考信号的相位差异来产生所需频率的输出信号。
通过调整参考信号的频率和相位，PLL可以实现精确的频率合成。
b. 数字控制振荡器（NCO）：NCO是一种可编程振荡器，能够生成具有可变频率的数字信号。
通过调整输入的控制参数，NCO能够实现不同频率的信号合成。
5. 编程实现：根据DSP芯片的编程手册和软件开发工具，编写相应的代码实现频率控制模块。
通过配置PLL和NCO的参数，以及设置合适的参考信号，实现所需频率的合成。
6. 验证和调试：使用示波器或频谱分析仪等测试工具，验证合成的频率是否符合要求。
如果发现频率偏差或其他问题，可以通过调整PLL和NCO的参数来进行调试和校准。
7. 优化和改进：根据实际应用需求和反馈，对数字频率合成器进行优化和改进。
7.2__DDS(直接数字式频率合成器)电路
7.2.1 基于AD9834的50MHz DDS电路
AD9834是一个将相位累加器、正弦只读存储器（SIN ROM） 和一个10位D/A转换器集成在一个CMOS芯片上的、一个完 全集成的DDS（Direct Digital Synthesis）芯片，频率精确性 能被控制在0.25billion（十亿分之一），时钟频率为50MHz， 具有低抖动的时钟输出和正弦波输出/三角波输出，窄带 SFDR>72dB。控制字采用串行装载方式，通过串行接口装 载控制字到寄存器，可以实现相位和频率调制。 AD9834为用户提供了多种输出波形。利用SIN ROM将产生 一个正弦曲线输出。SIN ROM可以被旁路，可以直接从DAC 输出线性向上斜坡电压或者向下斜坡电压。另外，如果需要 时钟输出，可以将DAC 数据的MSB位作为时钟输出，或者利 用芯片上的比较器。
数字部分电源电压由在芯片上的一个稳压器提供，当 DVDD输入电压超过2.7V时，稳压器使芯片内部数字部 分电源电压下降到2.5V。 模拟和数字部分电源是独立的，并且可以由不同的电 源驱动，例如，在AVDD输入电压等于5V时，DVDD输 入电压可以等于3V。AD9834电源电压为2.3～5.5V， 在3V电源电压时仅消耗功率20mW。AD9834有一个低 功耗模式控制引脚端（SLEEP），可以利用外部控制器 控制芯片的低功耗模式。AD9834采用TSSOP20封装。
⑤ 稳压器（Regulator） 对于芯片内部的模拟电路和数字电路，AD9834提供独立的 电源。AVDD提供了模拟电路部分所需要的电源，而DVDD则 提供了数字电路部分所需要的电源。这两个电源的取值范围 均为2.3～5.5V，而且每个都是独立的，例如，模拟电路部 分能够工作在5V电压下，而同时数字电路部分工作在3V，或 者是其他值。 AD9834内部的数字电路部分通常工作在2.5V。在芯片上的 稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字 接口（串行端口）工作电压也来自DVDD。这些数字信号在 AD9834内进行调整，使它们与2.5V一致。 当AD9834的DVDD引脚的电源电压等于或小于2.7V时，引脚 端CAP/2.5V和DVDD将同时被约束，从而将芯片上的稳压器 旁路。
dds直接数字频率合成器(优秀+)
南京理工大学电子线路课程设计直接数字频率合成器D D S(题名和副题名)(学号)指导教师姓名姜萍老师学院电子工程与光电技术学院年级2012级专业名称通信工程论文提交日期2014.12摘要直接数字信号合成器（DDS）是一种从相位概念出发直接合成所需要波形的新的频率合成技术。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。
本文使用DDS的方法设计一个任意频率的正弦信号发生器，具有频率控制、相位控制、测频、切换波形、动态显示、使能开关以及AM调制等功能。
利用QuartusII7.0中VHDL语言完成计算机设计、仿真等工作，然后使用由Altera公司开发的Cyclone III 系列EP3C25F324C8实验箱实现电路，用示波器观察输出波形。
本文使用模块化的设计理念，将整体电路分为9个子模块设计，分别为：分频模块、频率预置与调节模块、频率累加寄存模块、相位预置与调节模块、相位累加寄存模块、sin函数波形存储模块、余弦波方波三角波锯齿波波形选择模块、测频与译码显示模块、AM调制模块。
其后，本文给出了本实验的计算机仿真图与示波器输出图，并进行结果分析。
最后在文末给出了本实验所设计的电路的使用说明书。
关键词：直接数字信号合成器、DDS、AM调制、VHDL、测频AbstractDirect digital synthesizer (DDS) is a new technology of frequency synthesis ,which comes from the concept of the phase, to directly synthetize the required waveform . Compared with the traditional frequency synthesizer, DDS has the advantages of lower cost, lower power consumption, higher resolution and faster switching time etc..DDS method is used to design a direct digital synthesizer to synthetize the sin function of any frequency in this paper, with functions of frequency control, phase control frequency measurement, waveform switching, dynamic display, switch enable and AM modulation. Using VHDL language in the QuartusII7.0, we complete the design, simulation and other works by computer, and then use the EP3C25F324C8 experimental box of Cyclone III series developed by the Altera to implement the design, and finally observe the output waveform in oscilloscope.In this paper, the modular design concept is used, and the whole circuit is divided into 9 sub module design, respectively is: frequency division module, frequency adjusting module, frequency cumulative and register module, phase presetting and adjusting module, phase cumulative and register module, sin function waveform memory module, cos wave, square wave, triangle wave, sawtooth waveform selection module, frequency measurement and decoding display module, the AM modulation module.Then, the computer simulation diagram and the output of the oscilloscope graphs of this experiment is given in this paper, followed by the results analysis. Finally, we give the experimental instructions of the circuit design at the end of the paper.Keywords: direct digital synthesizer, DDS, AM modulation, VHDL, frequency measurement目录摘要 (2)Abstract (3)1 绪论 (7)1.1 DDS的发展概况 (7)1.2 选题背景及意义 (7)1.3 课题研究现状 (8)1.4 本文主要工作 (8)2 实验平台Cyclone III EP3C25F324C5 (10)2.1 Cyclone III (10)2.1.1 Cyclone III 系列产品介绍 (10)2.1.2 Cyclone III EP3C25F324C5 开发板原理图 (11)3 DDS基本原理总电路图 (12)3.1 DDS的基本结构 (12)3.2 DDS的基本原理 (12)3.3 DDS总电路封装图 (14)3.4 本章小结 (16)4 DDS各子模块设计原理 (17)4.1 分频模块 (17)4.1.1 48分频子模块 (18)4.1.2 1000分频子模块 (19)4.1.3 0.5分频子模块 (20)4.2 频率预置与调节模块 (21)4.3 频率累加寄存模块 (22)4.3.1 12位累加器子模块 (23)4.3.2 12位寄存器子模块 (24)4.4 相位预置与调节模块 (25)4.5 相位累加与寄存模块 (25)4.5.1 12位累加器子模块 (26)4.5.2 12位寄存器子模块 (26)4.6 sin波形存储模块 (27)4.6.1 sin_rom子模块 (27)4.6.2 10位寄存器子模块 (28)4.7 余弦波、方波、三角波、锯齿波波形选择模块 (29)4.7.1 cos_rom、rect_rom、square_rom、sawtooth_rom波形存储子模块 (29)4.7.2 波形4选1输出子模块 (30)4.7.3 10位寄存器子模块 (31)4.8 测频与译码显示模块 (31)4.8.1 10进制计数器子模块 (32)4.8.2 测频子模块 (33)4.8.3 译码显示子模块 (34)4.9 AM调制模块 (36)4.9.1 载波产生子模块 (37)4.9.2 调制波乘法与加法子模块 (38)4.9.3 载波乘法子模块 (39)4.9.4 已调波与调制波二选一显示子模块 (40)5 DDS调试仿真与下载 (42)5.1 DDS仿真 (42)5.2 AM调制仿真 (43)5.3 DDS管脚设定与下载运行 (44)6 DDS示波器结果显示 (46)7 DDS使用说明书 (49)8 结论 (50)8.1 论文工作总结 (50)8.2 论文工作展望 (50)致谢 (51)参考文献 (52)1绪论1.1D DS的发展概况DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
实现直接数字频率合成器的种技术方案
实现直接数字频率合成器的种技术方案数字频率合成器是指一种非常重要的电子技术设备，其可以将高精度的数字信号转化为高质量的模拟信号，并通过模拟电路将这些信号输出，使得它们可以被人类感知。
实现直接数字频率合成器的技术方案有很多，本文将会详细介绍其中几种方案。
首先，最基本的方案是采用数字锁相环（，简称PLL）来实现直接数字频率合成器。
PLL技术已经被广泛应用于数字电路中，不仅可以实现同步，还可以通过比较、过滤和放大的方式将输入信号与参照信号进行比较，从而实现频率合成。
在此方法中，数字信号由一个ARB（任意波形发生器）产生，然后通过一个分频器进行分频，得到一个低频数字信号。
然后，这个低频数字信号以作为输入信号，通过两个锁相环（一个主锁相环，一个辅助锁相环）进行比较和过滤，最终输出高质量的数字信号。
这种方案非常简单，低成本、功耗低，适用于低频合成，但缺点是精度较低。
第二种方案是数字信号处理器（DSP）。
为了实现更高精度和更高的频率合成，可以采用DSP来实现。
首先，数字信号由一个ARB产生，并通过高速ADC进行采样。
然后，DSP通过数字滤波器等技术将这些数字信号进行处理，最终输出精度高、频率高的数字信号。
这种方案的优点是可以实现高精度、高频率的数字信号合成，但缺点是复杂度高、功耗大。
第三种方案是FPGA（现场可编程门阵列）。
FPGA相当于一个可编程的芯片，在硬件上实现数字信号处理和频率合成这两个功能。
这种方案的优点是高度灵活、可修改、功耗低，可实现多路复用，缺点是工程量大、难度较高。
总的来说，实现直接数字频率合成器的技术方案有很多，具体的方案应根据具体的应用场景和需要来确定。
如果需要实现低成本、低功耗的低频率合成，则可以采用PLL技术的方案。
如果需要实现高精度、高频率的数字信号合成，则可以采用DSP的方案。
如果需要更高的灵活性和可修改性，则可以采用FPGA的方案。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着电子技术的发展，频率合成器作为现代通信、雷达、电子对抗等系统中的核心部件，其性能和稳定性要求越来越高。
FPGA（现场可编程门阵列）技术以其灵活、高速、低功耗等优势，在频率合成器的设计中得到了广泛应用。
本文将详细介绍基于FPGA的PLL（锁相环）+DDS（直接数字频率合成器）的频率合成器设计。
二、PLL+DDS原理概述PLL是一种能够跟踪输入信号频率并产生精确输出信号的电路。
DDS则是一种基于数字算法生成任意频率、相位和幅度的信号的技术。
将PLL和DDS相结合，可以实现高精度、高稳定性的频率合成。
在基于FPGA的PLL+DDS的频率合成器中，PLL用于提供稳定的参考频率，而DDS则用于生成所需的各种频率信号。
通过FPGA对PLL和DDS的控制，可以实现频率的快速切换和调整，满足不同应用场景的需求。
三、FPGA在频率合成器中的应用FPGA在频率合成器中的应用主要体现在以下几个方面：1. 控制逻辑设计：FPGA可以实现对PLL和DDS的控制逻辑设计，包括信号的输入、输出、频率切换等操作。
2. 高速数据处理：FPGA具有高速数据处理能力，可以实现对DDS生成的高速率数字信号的处理和传输。
3. 灵活性高：FPGA的现场可编程特性使得频率合成器的设计具有很高的灵活性，可以根据不同需求进行定制化设计。
四、基于FPGA的PLL+DDS的频率合成器设计基于FPGA的PLL+DDS的频率合成器设计主要包括以下几个部分：1. 参考频率源设计：采用高稳定度的晶体振荡器作为参考频率源，为PLL提供稳定的参考信号。
2. PLL模块设计：利用FPGA实现PLL模块的设计，通过调整环路参数实现精确的频率跟踪和相位锁定。
3. DDS模块设计：采用FPGA实现DDS模块的设计，生成所需的各种频率信号。
4. 信号处理与输出：通过FPGA对DDS生成的数字信号进行高速处理和传输，并输出到相应的设备或系统。
直接数字式频率合成器设计
大 众 科 技
ＤＡ ＺＨＯ ＮＧ ＫＥ Ｊ
Ｎｏ ６， ０ ０ ． ２ １
（ ｍｕａｉ ｌ Ｎ ．３ ） Ｃｕ ｌｔ ｅｙ ｏ１ ０ ｖ
直 接 数 字 式 频 率 合成 器 设 计
ｉ本 君
（ 电子科技 大学 电子工程 学院 ，四川 成都 ６ ０ ５ １ ０４）
【 摘 要 】直 接 数 字频 率合 成 （ ） 上 世 纪 ７ 代 初 提 出的 一 种 新 的 频 率 合 成 技 术 ，其 数 字 结 构 满足 了现 代 电 子 系统 的 ＤＤｓ是 ０年 许 多要 求 。因而得 到 了迅 速 地 发 展 。 文 基 于 Ａ ｔｒ 公 司的 Ｃｙｌｎ Ｅ １ Ｑ２０ 论 ｌ ａ ｅ ｃ ｅ Ｐ Ｃ６ ４ ，完 成 了一 个 直 接 数 字 频 率 合 成 器的 硬 件 电路 ， ｏ 并 给 出其 电路 原 理 图 。 【 键 词 】 直接 数 字频 率 合 成 ；Ｆ ＧＡ；硬 件 关 Ｐ 【 中图 分 类 号 】Ｔ ４ ． Ｎ７ ２１． 【 献 标 识 码 】Ａ 文 【 章编 号 】 １０ － １ １ ０００ — ０ １ ０ 文 ０ ８ １５ （ １）６ ０ ４ － ２ ２
（ ）直接 数 字频 率 合成 器原 理简 介 一
直 接 数 字 频 率 合 成 技 术 （ｉｅ ｔ ｉ ｉａ Ｆ ｅ ｕ ｎ ｙ Ｄ ｒ ｃ Ｄ ｇ ｔ ｌ ｒ ｑ ｅ ｃ Ｓ ｎ ｈ ｓ ｓ 即 Ｄ Ｆ ，一 般 简 称 Ｄ Ｓ ， 是 从 相 位 概 念 出发 直 ｙ ｔｅ ｉ ， ＤＳ Ｄ） 接 合 成 所 需 要 波 形 的一 种 新 的 频 率 合 成 技 术 。一 个 直 接 数 字 频 率 合 成 器 由相 位 累 加 器 、加 法 器 、波 形存 储 ＲＭ ／ Ｏ 、Ｄ Ａ转 换
直接数字频率合成技术及其设计方案
直接数字频率合成技术及其设计方案随着数字信号处理技术的发展，数字频率合成技术也日益趋向于成熟。
在通信领域、音频处理以及控制领域等众多应用中，数字频率合成技术已经发挥了重要作用。
直接数字频率合成技术是其中的一种经典的技术方案，本文将详细阐述直接数字频率合成技术及其设计方案。
直接数字频率合成技术简介直接数字频率合成技术是指利用数字信号处理技术，通过一定的算法和硬件实现直接合成目标频率的数字信号。
这种技术可以说是最直接的一种频率合成技术，能够实现高速、高精度的频率合成，同时也可以实现复杂的波形合成。
实现直接数字频率合成技术的基础是数字信号处理技术。
数字信号处理技术是将模拟信号转换为数字信号并对其进行加工处理的一种技术手段。
其中，经典的暂态周期采样、离散傅里叶变换、数字滤波等都是数字信号处理技术的重要组成部分。
直接数字频率合成技术设计方案在实际应用中，直接数字频率合成技术的设计方案一般包括以下几个步骤：第一步：频率合成算法设计。
一般情况下，直接数字频率合成技术的频率合成算法主要分为幅度调制算法和相位调制算法两类。
其中，幅度调制算法主要是通过改变目标频率对应的幅度值来实现频率合成，而相位调制算法则是通过改变目标频率对应的相位值来实现频率合成。
具体使用哪种算法，需要根据具体合成需求来确定。
第二步：数字信号处理系统设计。
数字信号处理系统是直接数字频率合成技术的核心部件。
它主要包括模数转换器、数字信号处理器、传感器阵列等。
其中模数转换器用于将模拟信号转换为数字信号，数字信号处理器则负责对数字信号进行加工处理，传感器阵列则负责接收来自环境的信号信息。
第三步：数字信号处理系统调试及测试。
设计好数字信号处理系统后，需要对其进行调试和测试。
主要包括硬件连接、调试软件和设备、系统参数的设置以及系统的稳定性测试。
第四步：直接数字频率合成技术的应用。
经过以上的步骤，直接数字频率合成技术的设计方案就完成了。
接下来可以将其应用到具体的项目中，如通信领域、音频处理领域以及控制领域等。
直接数字频率合成技术及其接口电路设计
直接数字频率合成技术及其接口电路设计第一章概述随着科技的不断进步，频率合成技术在现代化信号系统设计中扮演着越来越重要的角色。
其中，数字频率合成技术具有显著的优势，广泛应用于无线电通信、雷达制导、导航定位等领域。
本文将重点介绍直接数字频率合成技术以及其接口电路设计。
第二章直接数字频率合成技术直接数字频率合成（Direct Digital Synthesis，DDS）是一种数字信号处理方式，可以通过程序控制生成高精度的周期信号。
DDS技术的基本原理是将一个相位累积器与一个查表器相结合，通过不断地自增相位值，并将相位值作为查表器的地址，从而在输出端实现期望频率的产生。
DDS技术可以通过改变相位累积器的增量来改变输出频率，并且频率调整速度非常快。
相比于传统的类比频率合成技术，DDS 技术的频率稳定性更高，而且能够灵活地实现各种复杂的调制方式。
由于DDS技术具有诸多优势，因此在现代化无线电通信、雷达制导、导航定位等应用领域表现出极大的优势。
第三章直接数字频率合成接口电路设计直接数字频率合成器作为一种数字信号处理器件，需要与外部输入输出信号进行交互，因此需要设计相应的接口电路。
DDS接口电路主要包括数字控制单元、时钟源、数字信号滤波器、DAC 等部分。
其中，数字控制单元负责输入频率、相位信息，生成相应的控制信号，并将这些信号传送给DDS芯片。
时钟源则向DDS芯片提供稳定的时钟信号。
数字信号滤波器用于抑制DDS芯片输出波形上的杂散谐波，确保输出信号的质量。
最后，DAC将DDS芯片输出的数字信号转换成模拟信号，输出到外部电路中。
第四章相关应用案例直接数字频率合成器在无线电通信、雷达制导、导航定位等领域中有着广泛的应用。
下面简要介绍一些相关的应用案例。
1.无线电通信：DDS技术在无线电通信领域中被广泛应用。
例如，在输入频率为100MHz，输出频率为100.5MHz的情况下，DDS芯片可以通过改变相位累积器的增量来产生相应的频率。
EDA设计III-直接数字频率合成器(DDS)设计
直接数字频率合成器（DDS）设计摘要直接数字合成（DDS）是一种数字式技术，产生的频率和相位可调输出信号引用到一个固定频率时钟源模块的精度数字数据技术。
本质上，参考时钟脉冲频率间隔分开一个DDS结构提出的二进制控制字。
控制字通常是24到48位长，使DDS的实施提供优越的输出频率调谐分辨率。
在日益竞争成本的今天，高性能，功能与作用相结合，DDS 产品正迅速地成为除传统的高速频率的模拟合成器解决办法之外的另一种选择。
高速，高性能，D/A变换器和DDS结构到单片机(通常是一个完整DDS的解决办法)上的综合使这项技术能够瞄准广泛应用，而且在许多场合提供一种替代基于模拟的PLL合成器。
在许多应用中，使用DDS的解决方案拥有灵活的特性，相较模拟等效电路锁相环频率合成器它有一些独特的优势。
DDS 优势：微赫兹的输出频率和相位调整功能，这些全部在数字控制下完成。
极其快的调相输出频率(或者相位),相位频率连续无畸变/使未达到的相关模拟还原时间异常。
DDS数字化实现了消除了手工系统调谐的需要操控和零部件老化和温度模拟合成器解决办法。
DDS实现了数字的控制接口，当它在处理器下控制时系统可被遥控的环境变得容易、精确且尽可能完善。
当它作为一个相位合成器时，DDS能够前所未有的匹配来控制I和Q的输出。
关键字直接频率合成器（DDS），任意的波形发生器，频率计SummaryDirect digital synthesis (DDS) is a technique for using digital data processing blocks as a means to generate a frequency- and phase-tunable output signal referenced to a fixed-frequency precision clock source. In essence, the reference clock frequency is “divided down” in a DDS architecture by the scaling factor set forth in a programmable binary tuning word. The tuning word is typically 24-48 bits long which enables a DDS implementation to provide superior output frequency tuning resolution.Today’s cost-competitive, high-performance, functionally-integrated, and small package-sized DDS products are fast becoming an alternative to traditional frequency-agile analog synthesizer solutions. The integration of a high-speed, high-performance, D/A converter and DDS architecture onto a single chip (forming what is commonly known as a Complete-DDS solution) enabled this technology to target a wider range of applications and provide, in many cases, an attractive alternative to analog-based PLL synthesizers. For many applications, the DDS solution holds some distinct advantages over the equivalent agile analog frequency synthesizer employing PLL circuitry.DDS advantages:Micro-Hertz tuning resolution of the output frequency and sub-degree phase tuning capability, all under complete digital control.Extremely fast “hopping speed” in tuning output frequency (or phase), phase-continuous frequency hops with no over/undershoot or analog-related loop settling time anomalies.The DDS digital architecture eliminates the need for the manual system tuning and tweaking associated with component aging and temperature drift in analog synthesizer solutions.The digital control interface of the DDS architecture facilitates an environment where systems can be remotely controlled, and minutely optimized, under processor control.When utilized as a quadrature synthesizer, DDS afford unparalleled matching and control of I and Q synthesized outputs.KeywordsDirect digital synthesis (DDS),The generator of arbitrary wave form, Frequency measure目录I、正文 (4)一、设计要求说明 (4)二、方案论证 (4)三、各模块设计原理 (6)1、相位累加器 (6)2、建立ROM宏单元 (7)3、频率控制与相位控制模块 (12)4、动态显示模块 (15)5、分频模块 (18)6、测频模块 (20)7、控制模块 (22)四、总装图 (23)五、编程下载 (24)II、结论 (25)III、参考文献 (25)IV、实验感想 (26)I、正文一、设计要求说明：本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器，利用Quartus II完成设计、仿真等工作，并进行硬件测试。
直接数字频率合成器的设计与分析
第11章 直接数字频率合成器的设计与分析
11.3.2 相位寄存器REG1的VHDL源程序 --REG1.VHD (REG2.VHD与REG1.VHD相似) LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY REG1 IS PORT(D: IN STD_LOGIC_VECTOR(9 DOWNTO 0);
第11章 直接数字频率合成器的设计与分析
DDS技术是一种把一系列数字形式的信号通过DAC转 换成模拟形式的信号合成技术，目前使用最广泛的一 种DDS方式是利用高速存储器作查找表，然后通过高 速DAC输出已经用数字形式存入的正弦波。
第11章 直接数字频率合成器的设计与分析
DDS技术具有频率切换时间短(＜20 ns)，频率分 辨率高(0.01 Hz)，频率稳定度高，输出信号的频率和 相位可以快速程控切换，输出相位可连续，可编程以 及灵活性大等优点，它以有别于其他频率合成方法的 优越性能和特点成为现代频率合成技术中的姣姣者。 DDS广泛用于接受机本振、信号发生器、仪器、通信 系统、雷达系统等，尤其适合跳频无线通信系统。
第11章 直接数字频率合成器的设计与分析
频率 M 控制字
累加器
N位 相位
寄存器
fc
时钟源
相位 控制字
加法器
正 (余 )弦 查找表
DAC
LPF
fout 输出频率
图11.1 DDS基本原理图
第11章 直接数字频率合成器的设计与分析
11.2.2 DDS的FPGA实现设计 根据图11.1，并假定相位控制字为0，这时DDS的
实现直接数字频率合成器的种技术方案
实现直接数字频率合成器的种技术方案嘿，小伙伴们，今天我来和大家聊聊如何实现一款牛气冲天的直接数字频率合成器（DDS）。
这可是电子领域里的一大神器，不仅能实现高速频率转换，还能精确控制输出波形，简直是实验室和工业界的宠儿。
下面，我就用我那十年磨一剑的经验，给大家带来一份实操性强的技术方案。
我们要明确DDS的核心原理。
DDS的核心在于一个叫做相位累加器的家伙，它通过不断地累加相位，来控制数字到模拟转换器（DAC）的输出，从而实现频率合成。
那么，我们就来一步步打造这款神奇的DDS。
一、硬件设计1.1选用合适的FPGA芯片FPGA是DDS的核心，负责实现相位累加、正弦查找表、DAC输出等功能。
我们要根据项目需求，选择合适型号的FPGA芯片。
这里我推荐使用Xilinx或Altera的高端FPGA，它们具有丰富的逻辑资源和高速DAC接口，能够满足DDS的高性能要求。
1.2设计数字下变频器数字下变频器是DDS的关键部分，它负责将高频信号转换为低频信号。
我们可以采用数字滤波器来实现这一功能。
在设计过程中，要注意滤波器的类型、阶数和截止频率等参数，以确保信号转换的准确性和稳定性。
1.3设计DAC输出电路DAC输出电路负责将数字信号转换为模拟信号。
这里我们可以选择串行或并行DAC，根据FPGA的接口和性能要求来确定。
同时，要设计合适的驱动电路，确保DAC输出信号的幅度和波形。
二、软件设计2.1相位累加器设计相位累加器是DDS的核心，它决定了输出频率的精度。
在设计相位累加器时，要注意字长和累加速率，以满足频率分辨率和转换速度的要求。
2.2正弦查找表设计正弦查找表是DDS的关键部分，它用于查找正弦波的采样值。
在设计查找表时，要考虑查找表的深度和宽度，以确保输出波形的精度。
2.3数字滤波器设计数字滤波器是数字下变频器的核心，它决定了信号转换的准确性和稳定性。
在设计滤波器时，要选择合适的滤波器类型、阶数和截止频率等参数。
2.4控制界面设计控制界面是用户与DDS交互的桥梁，它负责接收用户输入的频率、幅度等参数，并控制FPGA实现相应的功能。
直接数字频率合成器设计方法
直接数字频率合成器设计方法
1971年，美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新给成原理。
限于当时的技术和器件产，它的性牟指标尚不能与已有的技术盯比，故未受到重视。
近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。
具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。
1 DDS基本原理及性能特点
DDS的基本大批量是利用采样定量，通过查表法产生波形。
DDS的结构有很多种，其基本的电路相位累加器由N位加法器与N位累加寄存器级联构成。
每来一个时钟脉冲fs，加法器将控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。
由此可以看出，相位累加器在每一个中输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的出频率就是DDS输出的信号频率。
用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。
这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完。
直接数字频率合成器DDS的设计
直接数字频率合成器DDS 的设计DDS 的基本原理DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形。
DDS 电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器（LPF ）等模块，如图1所示。
相位增量寄存器寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。
整个系统在统一的时钟下工作，从而保证所合成信号的精确。
每来一个时钟脉冲，相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至累加寄存器的数据输出端。
这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS 合成信号的一个频率周期，累加器的溢出频率就是DDS 输出的信号频率。
相位累加器输出的数据的高位地址作为波形存储器的地址，从而进行相位到幅值的转换，即可在给定的时间上确定输出的波形幅值。
图1 DDS 原理图波形存储器产生的所需波形的幅值的数字数据通过D/A 转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。
信号发生器的输出频率fo 可表示为：Ns f M f M f 2..0=∆= ( 1)式中s f 为系统时钟，f ∆为系统分辨率，N 为相位累加器位数，M 为相位累加器的增量。
参数确定及误差分析首先确定系统的分辨率f ∆，最高频率max f ，及最高频率max f 下的最少采样点数min N 根据需要产生的最高频率max f 以及该频率下的最少采样点数min N ，由公式m i n m a x.N f f s ≥ (2)确定系统时钟s f 的下限值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
郑州科技学院
《数字电子技术》课程设计
题目直接数字频率合成器设计
学生姓名
专业班级
学号
院（系）
指导教师
完成时间
目录
1. 课程设计的目的 (1)
2. 课程设计的任务与要求 (1)
3. 设计方案与论证 (1)
3.1 地址发生器组成 (2)
3.2 波形数据存储器 (2)
3.3 数模转换器 (3)
4. 设计原理及功能说明 (3)
4.1 2716 EPROM的地址信号 (4)
4.2 DAC0832的单缓冲器方式 (4)
4.3 波形的输出和调整 (4)
4.4 波形数据 (4)
5. 硬件的制作与调试 (4)
6. 总结 (8)
参考文献 (9)
附录1：总体电路原理图 (10)
附录2：元器件清单 (11)
1.课程设计的目的
“数字电子技术”是电子类专业的一门基础课。
结合课本知识和课外资料，设计了“直接数字频率合成器”，涉及数字电路中的计数器，555定时器，数/模转换，并行存储器的使用，滤波器，运算放大器等内容。
通过这个课程设计来学习怎么利用理论知识去解决实际问题，从而提高解决和分析问题的能力。
2.课程设计的任务与要求
1. 使用DAC0832、LM358、EPROM、74LS161及555定时器等器件设计完成直接数字频率合成器的设计；
2. 实现多种波形的输出。
这些波形包括正弦波、三角波、锯齿波、方波；
3. 要求输出的波形具有8位数字量的分辨率。
4. 输出波形的频率和幅值连续可调。
5.能用开关方便的选择某一种波形的输出。
3.设计方案与论证
以前，人们常用模拟电路来产生这种波形，其缺点是电路结构复杂，所产生的波形种类有限。
随着数字电子技术的发展，采用数字集成电路产生各种波形的方法已变的越来越普遍。
虽然，用数字量产生的波形会呈微小的阶梯状，但是，只要提高数字量的位数即提高波形的分辨率，所产生的波形就会变的非常平滑。
用数字方式的优点是电路简单，改变输出的波形极为容易。
下面将说明以数据存贮器为核心来实现波形发生器的原理。
用波形数据贮存器记录所要产生的波形，并将其在地址发生器作用下所产生的波形的数字量经过数-模转换装置转换成相应的模拟量，以达
到波形输出的目的。
其实现的原理如图3-1所示。
图3-1 直接数字频率合成器原理框图
3.1 地址发生器组成
地址发生器输出的地址位数决定了每一种波形所能拥有的数据存贮量。
但在同一地址发生频率下，波形贮存量越大输出越低。
考虑到我们要求输出波形具有8位数字量的分辨率，因而可将地址发生器设计成8位，以获得较好的输出效果。
如果地址发生器高于8位，那么输出波形的分辨率将会收到影响。
选用2片4位二进制计数器74LS161组成8位地址发生器，其最高工作频率可达到32MHZ 。
3.2 波形数据存储器
8位地址发生器决定了每种波形的数据存储量为256字节。
因为总共要输出4种波形，故存储量为256字节。
可选用2716 EPROM 作为波形数据存储器。
8种波形在存储器中的地址分配如图3-2所示： 地址发
生 器
图3-2 波形数据存储表
3.3 数模转换器
采用具有8位分辨率的D/A转换集成芯片DAC0832作为多种波形发生器的数模转换器。
由于多种波形发生器制使用一路D/A转换，因而DAC0832可连续接成单缓冲器方式。
另外，因DA是一种电流输出型D/A转换器，要获得模拟电压输出时，需外接运放来实现电流转换为电压。
由于在实际使用中输出波形不仅需要单极性的（0～+5V或-5～0V）有时还需要双极性的（±5V）,因而可用两组运算放大器作为模拟电压输出电路，运放可选用LM358,其片内集成了两个运算放大器。
4.设计原理及功能说明
本设计主要有地址发生器、波形发生器、数模转换器、滤波放大部分组成。
4.1 2716 EPROM的地址信号
两片74LS161级连成八位计数器，其低六位输出作为2716的低六位地址A5-A0，这样，读出一个周期的波形数据需要64个CP脉冲，故输出波形的频率为CP时钟脉冲频率的1/64。
EPROM的高两位地址用作波形选择，他们与两个选择开关相连。
利用开关的不同设置状态，可选用四种波形种的任意一种。
4.2 DAC0832的单缓冲器方式
在电路中DAC0832被接成单缓冲器方式。
它的ILE与+5V相连，CS,XFER,WR2与GND相连，WR1与CP信号相连。
这样DAC0832的8位DAC寄存器始终处于导通状态，因此当CP变成低电平时，数据线上的数据便可直接通过8位DAC寄存器，并有其8位D/A转换器进行转换。
4.3 波形的输出和调整
DAC0832输入的电流信号经过双运放LM358被转换成0～-5V 再经过一级运放后得到了双极性输出±5V通过改变CP脉冲的频率，可得到不同周期的输出波形。
而对图种可变电阻的调节，则可以改变输出波形的幅值。
4.4 波形数据
波形的数据可用EPROM编程器将这些数据写入2716EPROM中。
5.硬件的制作与调试
实物图如图5-1所示：
5-1 实物图
在设计地址发生器时，我遇到了一个很棘手的问题：电路仿真通过，但是焊接后竟然无法正常计数，在查阅了很多资料之后才发现这是因为74LS161的预置数功能，需要将预置的四位全部拉低才可以，否则会从1111开始，那么只有最低位和进位会变化。
焊接好地址发生器后我又遇到了一个更为头痛的问题，并行存储器不好买，而且写入数据需要专用编程器，这个代价显然太高，后来用了一片单片机模拟了一片EPROM，终于实现了波形数据的产生。
折腾了两三天终于完成了硬件电路的设计与调试。
如图5-1、5-2、5-3、5-4分
别为四种波形的调试结果。
图5-1 方波调试结果
图5-2 三角波调试结果
图5-3 正弦波调试结果
图5-4 锯齿波调试结果
6. 总结
这次实验是一次将理论知识和实践动手能力相结合的一次，它大大锻炼了我的动手和分析能力，巩固了我的知识，从而增加了我的信心，也明确了我的努力方向。
这次课程设计，使我受益颇多。
了解到课程实习设计是开端，连接是关键，测试是必须。
既巩固了课堂上学到的理论知识，又掌握了常用集成电路芯片的使用。
在此基础上学习了数字系统设计的基本思想和方法，学会了科学地分析实际问题，通过查资料、分析资料及请教老师和同学等多种途径，独立解决问题。
同时，也培养了我认真严谨的态度。
很感谢这次的设计，感谢老师给我这个锻炼的机会，希望今后还能有这样的课程设计。
参考文献
[1] 《电子技术基础-数字部分》华中理工大学教研室编康华光主编，2001年8 月
1日
[2] 《数字电子技术基础》阎石主编第五版高等教育出版社, 2012,23(3):97~98
[3] 郭天祥. 新概念51单片机C语言教程[M]. 北京：电子工业出版社.2009.342~344
[4] 胡汉才. 单片机原理及其接口技术（第2版）[M]. 北京：清华大学出版
社.2004.49~77.
[5] 江晓安，董秀峰．数字电子技术（第三版），西安电子科技大学出版社，2008
[6] 陈梓城．实用电子电路设计与调试，北京：中国电力出版社，2006
附录1：总体电路原理图
附录2：元器件清单。