数字逻辑课程设计指导书
[工学]数字逻辑实验指导书
![[工学]数字逻辑实验指导书](https://img.taocdn.com/s3/m/b319c6f85022aaea998f0fc8.png)
《数字逻辑实验指导书》实验一组合逻辑电路分析与设计一、实验目的：1、掌握PLD实验箱的结构和使用；2、学习QuartusⅡ软件的基本操作；3、掌握数字电路逻辑功能测试方法；4、掌握实验的基本过程和实验报告的编写。
二、原理说明：组合电路的特点是任何时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路的状态无关。
(一)组合电路的分析步骤：（二）组合逻辑电路的设计步骤首先根据给定的实际问题进行逻辑抽象，确定输入、输出变量，并进行状态赋值，再根据给定的因果关系，列出逻辑真值表。
然后用公式法或卡诺图法化简逻辑函数式，以得到最简表达式。
最后根据给定的器件画出逻辑图。
三、实验内容(一)组合逻辑电路分析：1.写出函数式，画出真值表；2.在QuartusⅡ环境下用原理图输入方式画出原理图，并完成波形仿真；3.将电路设计下载到实验箱并进行功能验证，说明其逻辑功能。
（必做）(二)1. 设计一个路灯的控制电路，要求在四个不同的路口都能独立地控制路灯的亮灭。
(用异或门实现)画出真值表，写出函数式，画出实验逻辑电路图。
在Quartus Ⅱ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。
（必做）要求：用四个按键开关作为四个输入变量；用一个LED 彩灯（发光二极管）来显示输出的状态，“灯亮”表示输出为“高电平”，“灯灭”表示输出为“低电平”。
2. 设计一个保密锁电路，保密锁上有三个键钮A 、B 、C 。
要求当三个键钮同时按下时，或A 、B 两个同时按下时，或按下A 、B 中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。
试设计此电路，列出真值表，写出函数式，画出最简的实验电路。
(用最少的与非门实现)。
在Quartus Ⅱ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。
（选做）(注：取A 、B 、C 三个键钮状态为输入变量，开锁信号和报警信号为输出变量，分别用F 1用F 2表示。
《数字逻辑》实验指导书
《数字逻辑》实验指导书计算机科学系硬件教研室二○一三年九月实验一基本逻辑门和逻辑电路一、实验目的1．掌握TTL与非门、或非门和异或门的输入与输出之间的逻辑关系；2．掌握组合逻辑电路的基本分析方法；3．熟悉TTL小规模数字集成电路的外型、引脚和使用方法；4．初步掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。
二、实验器件和设备1．四2输入与非门74LS00 1片2．四2输入或非门74LS28 1片3．四2输入异或门74LS86 1片4．三态输出的四总线缓冲器74LS125 1片5．TDS-4数字系统综合实验平台1台6．万用表1个三、实验内容1．按图1.1测试与非门、或非门和异或门的输入和输出的逻辑关系；图1.1 基本逻辑门2．测试并分析下图1.2逻辑电路的功能。
图1.2 组合逻辑电路四、实验提示1．将被测器件插入实验台上的14芯插座中，器件的引脚7与实验台的“地(GND)”连接，引脚14与实验台的+5V连接；2．用实验台的电平开关输出作为被测器件的输入，拨动开关，则改变器件的输入电平；3．将被测器件的输出引脚与实验台上的电平指示灯连接，指示灯亮表示输出电平为1，指示灯灭表示输出电平为0；4．用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。
五、实验报告要求1．分别用真值表和电压值表的形式表示实验内容1的结果；2．用真值表的形式表示实验内容2的结果，写出电路的逻辑函数并分析其功能。
实验二译码器、编码器和数据选择器一、实验目的1．掌握译码器、编码器、数据选择器的逻辑功能和使用方法；2．掌握TTL中规模集成电路的应用方法。
二、实验器件和设备1．3-8线译码器74LSl38 1片2．8-3线优先编码器74LS148 1片3．双4选1数据选择器74LSl53 1片4．TDS-2数字电路实验系统1台5．万用表或逻辑笔1个三、实验内容1．测试3-8线译码器74LSl38的逻辑功能。
使能输入端G1、G2A、G2B和编码输入端C0、C1、C2分别接电平开关，译码输出端Y0～Y7分别接LED指示灯。
数字电路与逻辑设计课程设计指导书2014
数字逻辑设计课程设计指导书适用专业：计算机大类湖北工业大学计算机学院2015年11月目录一、课程设计目的1二、课程设计要求1三、课程设计内容1四、设计报告的内容和要求3五、课程设计考核方法3附录一自选课题参考题目4一、数码管显示控制器4二、乒乓球游戏机4三、智力竞赛抢答器4四、数字钟4五、交通灯控制器5六、双钮电子锁5七、彩灯控制器5八、速度表5九、出租车计价器6十、自动奏乐器一6十一、自动奏乐器二6十二、自动打铃器6十三、算术运算单元ALU的设计7十四、游戏机7十五、16路数显报警器7十六、脉冲按键电话按键显示器7十七、病房呼叫系统8十八、自动电子钟8十九、具有数字显示的洗衣机时控电路8二十、篮球比赛数字计分牌8二十一、电子日历9二十二、设计模拟中央人民广播电台报时电路9二十三、数字跑表9二十四、汽车尾灯控制器9二十五、篮球竞赛30秒计时器9二十六、拔河游戏机控制器10附录二TTL集成电路型号命名规则10附录三部分TTL集成电路管脚排列图13一、课程设计目的《数字逻辑课程设计》是计算机大类学生的必修课之一，是《数字逻辑》课程的一个重要的实践教学环节，它与理论教学和实验教学相结合，培养学生综合运用所学的基础理论和掌握的基本技能来解决实际问题的能力。
课程设计通过完成一个课题的理论设计和实际调试工作，即能加深对所学知识的理解，又能培养综合的实践技能，从而提高分析问题和解决问题的能力。
训练学生综合运用学过的数字逻辑的基本知识，独立设计比较复杂的数字电路的能力。
通过实践教学引导学生在理论指导下有所创新，为专业课的学习和日后工程实践奠定基础。
二、课程设计要求（一）教学要求1．巩固和加深对数字逻辑各类型电路的设计方法及电子器件所构成电路的理解，并适当拓宽学生在电子线路领域的知识面。
2．初步掌握数字电路的设计、计算方法。
能根据系统的技术指标，论证、拟订设计方案；选用合适的电路形式并进行工程计算及选择电路的元器件。
数字逻辑与数字系统实验与课程设计指导书1
实验一基本逻辑门实验一、实验目的1.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
2.熟悉数字电路实验箱的使用。
二、实验器材1.数字万用表1块2.数字电路实验箱1台3.二输入四与非门74LS001片4.二输入四或非门74LS02 1片5.二输入四异或门74LS86 1片6.六反相器74LS04 1片三、实验说明本实验采用的集成块引脚排列见图1-1所示：1.将被测器件插入实验箱上的14芯插座中。
2.将器件的引脚7与实验箱的“地（GND）”连接，引脚14与实验箱的“+5V”直流电源连接。
3.用实验箱的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
4.将被测器件的输出引脚与实验箱上的电平指示灯连接。
指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。
四、实验内容及步骤1.与非门逻辑功能测试按图1-2连接电路，输出结果记入表1-1中。
表1-12.异或门逻辑功能测试按图1-3连接电路，输出结果记入表1-2中。
表1-2按图1-4连接电路，输出结果记入表1-34.门电路输出控制分别按图1-5连接电路，S 为电平开关，一个输入端接连续脉冲，用示波器观察输出端波形，记入表1-4中。
74LS00D&R 300LEDA BA BY表1-4五、实验总结1.由表1-2和1-3写出逻辑表达式，指出电路逻辑功能。
2.说明与非门在什么情况下封锁信号，在什么情况下允许信号通过？3.若用异或门作为控制门，一端接电平开关S ，另一端接连续脉冲，情形会怎样？74LS00D&SY74LS02D>=1SY实验二数据选择器和译码器一、实验目的1.掌握译码器的逻辑功能及应用。
2.掌握数据选择器的逻辑功能及应用。
二、实验器材1.数字万用表1块2.数字电路实验箱1台3.数字存储示波器1台4.3线-8线译码器74LS138 1片5.八选一数据选择器74LS151 1片6.四输入二与非门74LS20 1片7.4线－七段译码器/驱动器4511 1片8.共阴极七段显示器1片三、实验说明1.74LS138、74LS151、74LS20和4511的引脚图如图2-1所示。
数字逻辑设计实验室指导书说明书
LAB BROCHUREDigital Logic Design Lab DEPARTMENT OF ELECTRICAL ENGINEERINGCONTENTS...................................................................................................................... Lab Venue 3............................................................................................. Lab Objectives & Courses 3 Lab Description & Experiments 4....................................................................................................................................................................................... Hardware Experiments 5 ....................................................................................................... Verilog Experiments 6 Lab Resources 7...............................................................................................................DLD Lab Venue: Computer Interfacing Lab First Floor, Electrical DepartmentLab VenueThe Digital Logic Design Lab (DLD Lab) is one of the most important and well equipped lab of the Department of Electrical Engineering at University of Engineering and Technology, Lahore. This lab is conducted at the Computer Interfacing Lab situated at the first floor of the Electrical Engineering Department.Scope of the LabThe DLD Lab is for undergraduate coursework related to the course EE131. It is one of the core modules of B. Sc. Electrical Engineering therefore the lab has a significant importance in the department.Related CoursesThis lab is designed such that thestudents get a hands on familiaritywith the concepts they come acrossin the course EE131 that is the DigitalSystems course. This is anundergraduate course which dealswith the basics of digital systemsdesign and is a core module of theB. Sc. Electrical Engineeringcoursework as it provides theprerequisites for advance courses indigital electronics. Because of thesignificance of this course the DLDLab has been carefully designed tomeet the course requirement.Brief Overview of the LabThe Lab is well equipped withboth hardware and software facilitiesrequired by the students to performthe necessary experiments designedfor this lab. Details of the labequipment has been discussed in aproceeding section.Experiments are designed insuch a way that the students becomewell aware of the concepts they learnin the theory sessions. A list ofexperiments that are conducted inthis lab has also been mentioned in aproceeding section.Experiments are related to bothdigital hardware and VerilogProgramming.Objectives & CoursesLab Description & ExperimentsLab DescriptionThe Experiments in the Lab have been divided into two major portions:•Hardware Labs•Hardware Description Language (Verilog) LabsHardware Labs have been designed to familiarize students with the Combinational Digital Logic Design and Sequential Digital Logic Design through the implementation of Digital Logic Circuits using ICs of basic logic gates and some simple digital logic circuits.HDL (Verilog) Labs havebeen designed tofamiliarize students with theHDL based Digital DesignFlow. These labs introducestudents with differentlevels of coding available inVerilog i.e. Gate level,Dataflow level andBehavioral level. Xilinx ISE7.1 tools have been used inthese labs. Finally, theskills learnt in the HDLlabs are employed toimplement some digitallogic circuits on Spartan-3FPGA, using Xilinx StarterKit Development Board.Expected OutcomesWith the help of the twothreads of the labmentioned above, studentswill have clearunderstanding of all thethree paradigms ofimplementation of digitallogic circuits:•Implementation usingICs for basic logic gatesand simple circuits•Implementationthrough the Developmentof Dedicated IC(ASIC)•Implementationthrough ReconfigurableLogic (i.e. FPGA)This makes studentsadept in basic conceptsinvolved in digital logicdesign. The lab contributesa lot to the basic learning ofdigital systems.This shows theindispensability of theDLD Lab.List of ExperimentsList of experiments isgiven on page 5 and 6. Asmentioned before the labhas two major portionstherefore there are two listsof experiments one relatedto the hardware labs andthe other related to thehardware descriptionlanguage (verilog) labs. Allthese experiments aremandatory and each lab isfollowed by speciallydesigned assignments.A Lab DemonstrationA Digital Chip (inside view)TITLE TOPICS1To Verify the Behavior of Logic Gates using Truth Table and Familiarization with Digital Integrated Circuits Basic Logic Gates, Truth Table, Integrated Circuits2Implementation of Boolean Function using Logic Gates and Introduction to Hierarchical Design of Digital Logic Circuits Boolean Functions,Boolean Algebra,Hierarchical Design of Digital Logic Circuits3Familiarization with the Different Portions of the Datasheet fora Digital IC and Using the Datasheet to Gather RelevantInformation to Utilize the IC as a Component in another DigitalLogic Circuit Datasheet of a Digital Logic IC, Hierarchical Design of Digital Logic Circuits4Implementation of 8 bit Binary Comparator using 4 bit Binary Comparators Binary Comparator,Hierarchical Design of Digital Logic Circuits5Implementation of 4bit into 3bit Binary Multiplier using 4bit Binary Adders Binary Multiplication,Hierarchical Design of Digital Logic Circuits6Implementation of BCD Adder using 4bit Binary Adders, 4 to 7 Segment Decoder and 2Digit 7 Segment Display BCD addition,Hierarchical Design of Digital Logic Circuits7Implementing a Full Adder using(a) Decoder(b) Multiplexer Implementation of Boolean function using Decoder,Implementation of Boolean function using Multiplexer8Flip Flops Different Types of Flip Flops9To study the fundamentals of basic counters and to construct various types of counters CountersHardware ExperimentsTITLE TOPICS1Introduction to HDL based Digital Design Methodology HDL based Digital Design Flow usingVerilog,Introduction to Outsourcing Business Model2Introduction to Basic Syntax of Verilog and Gate level Modelingthrough implementation of half adder at gate level and itssimulation using Xilinx ISE tools Basic Concepts of Verilog, Modules and Ports, Gatelevel coding in Verilog,3Introduction to the concepts of Instantiation and HierarchicalDesign in Verilog through the implementation of full adderusing the previously designed half adder modulesHierarchical Design in Verilog4Introduction to the Concept of Vectors and Introduction to Dataflow modeling through implementation of half adder andfull adder at dataflow level Vectors in Verilog,Dataflow level coding in Verilog5Consolidation of the concepts of Dataflow level modeling and Introduction to the concept of Synthesis by the CAD tool Dataflow level coding in Verilog, Logic Synthesis6Introduction to Behavioral modeling through implementation ofhalf adder and full adder at behavioral level.Behavioral level coding in Verilog7Introduction to if else statement and case statement inBehavioral modeling through implementation of Multiplexerif else and case statements in Verilog8Introduction to the Concepts of Sequential Circuit anda TestBench module (Stimulus Block)Sequential circuits in Verilog, Concept of Testbench module in Verilog9Behavioral Level Coding of Basic Sequential Circuits andConsolidation of the concepts of TestBench module (StimulusBlock)Sequential circuits in Verilog10Introduction to Field Programmable Gate Array(FPGA) and Steps involved in its Programming Need for Reconfigurable Logic, Xilinx ISE Tools for Programming the Xilinx FPGAsVerilog ExperimentsLab ResourcesHardware ResourcesThe lab is fully equipped with all the hardware required to conduct the above mentioned experiments. The hardware resources of the lab are:•Pentium-IV PCs (with MS WinXp OS)•Hardware trainers for logic circuit design and analysis•Electronic Chips of all digital gates•Spartan-III FPGA board kits•Power SuppliesThese resources allowthe students to have ahands on experience ofbasic digital logic designconcepts. This activitygreatly leverages what thestudents learn in the theorysessions.Software ResourcesThe lab also consists ofthe software resourcesrequired by the studentsnamely:•Veriwell•ModelSim•Xilinx IDE•MatlabSoftware resources areequally important ashardware resources are.These software resourcesare sufficient for thestudents to performexperiments. Thesesoftwares provide thestudents with thenecessary platform to workon HDL that is the Verilog.These softwares are alsorequired to work with thesophisticated hardwareslike Spartan-III FPGAboards.The lab has all theresources whether relatedto hardware or software sothat the students becomeadept in the basic field ofdigital electronics.Students areencouraged to use the labresources to performactivities andexperiments which helpthem strengthen theirconcepts.Lab StaffLike other labs of thedepartment there is atrained and able staffconsisting of skilled labtechnicians that take careof the lab equipment.They also guidestudents about handlingthe lab equipment and theprecautionary measuresrequired for the studentswhile working in the lab.A Digital Circuit BoardA SimulationDIGITAL LOGIC DESIGN LAB1st Floor, Department of Electrical Engineering UNIVERSITY OF ENGINEERING & TECHNOLOGY, LAHORE-54890, PAKISTAN..pkurl:Ph: + 92 42 9029229, Fax: + 92 42 9250224Computer Interfacing Lab。
数字逻辑课程设计任务书
数字逻辑课程设计任务书一教学目标<一> 课程性质数字电子技术课程设计是学生的专业基础课。
课程设计是以实验为基础在教师指导下独立查阅资料、设计和调试特定功能的电子电路。
课程设计对于提高学生的电子工程素质和科学实践能力非常重要，是由学生自行设计和自行调试的综合性训练。
<二> 课程目的训练学生综合地运用所学的<模拟电子技术><数字电子技术>的基本知识，独立、完整地设计一定功能的电子电路，并培养设计软件应用和仿真等综合能力。
二、设计内容基本要求〈一〉课程设计题目1、多功能数字钟设计基本要求：1）由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲。
2）秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器。
3）计数出现误差可用校时电路进行校时、校分、校秒。
扩展要求：4）具有可整点报时与定时闹钟的功能。
2、数字式竞赛抢答器基本要求：1）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
2）4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
4）抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始显示倒计时间，若无人抢答，倒计时结束时，扬声器响持续1秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
数字逻辑实验指导书(1)
实验一 实验箱及小规模集成电路的使用一 实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片 74LS04 六非门 1片三 实验容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。
（1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。
（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。
）改变输入的状态，观察发光二极管。
74LS86的接法74LS00基本一样。
表1.1 74LS00的功能测试表1.2 74LS86的功能测试（2）分析74LS00和74LS86的四个门是否都是完好的。
2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。
（3）利用74LS00和74LS04设计一个异或门。
画出设计电路图。
实验二译码器和数据选择器一实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS138 3线－8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三实验容1 译码器功能测试（74LS138）芯片管脚图如图2.1所示，按照表2.1连接电路，并完成表格。
其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。
表2.12 数据选择器的测试（74LS151）按照表2.2连接电路，并完成表格。
其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。
表2.2选通端地址输入端 数据输入端 输出 GA 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 1 × × × × × × × × × × × 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 11111113 分别用74LS138（配合74LS20）和74LS151实现逻辑函数),,,(7421m m m m F ∑=,要求画出逻辑图。
《数字逻辑》实验指导书
目录实验1: 基本逻辑门电路 (2)EDA设计实验的基本步骤和注意事项 (4)实验2: 译码器及其应用 (10)实验3 触发器、移位寄存器的设计和应用 (15)实验4: 计数器 (18)实验5: 数字系统的设计 (19)实验报告格式和内容 (20)实验1: 基本逻辑门电路一、实验目的1: 掌握各种门电路的逻辑功能及测试方法。
2: 学习用与非门组成其它逻辑门电路。
二、实验用的仪器、仪表TEC —５实验箱 74LS00二输入四与非门 三态门74LS125三、实验原理与非门的逻辑功能是: 当输入端中有一个或一个以上低电平时, 输出端为高电平。
只有当输入端全为高电平时, 输出端才为低电平（即有“0”得“1”, 全“1”出“0”）。
三态输出门是一种特殊的门电路。
它与普通的逻辑门电路不同, 它的输出状态除了高、低电平两种状态（均为低阻状态）外, 还有第三种状态,即高阻态。
处于高阻态时, 电路与负载之间相当于开路。
三态门主要用途之一是实现总线传输。
三态输出门符号与功能表如下（此例以低有效的使能器件为例）。
四、实验内容 1: 测试二输入与非门的逻辑功能与非门的输入端接逻辑开关电平, 输出端接发光二极管。
按表1－2所示测试与非门, 并将测试结果填入表中。
B A F •= 表1－１AB2: 学习用二输入与非门构成其他逻辑电路的方法, 并测试。
与门逻辑功能实现:根据布尔代数的理论, ,所以用2个与非门即可实现与门逻辑功能。
输入A 、B 接逻辑开关, 输出端接发光二极管。
参考表1－１, 设计表格, 并将测试结果填入表中。
或门逻辑功能实现:根据布尔代数的理论, ,所以用3个与非门即可实现或门逻辑功能。
输入A 、B 接逻辑开关, 输出端接发光二极管。
参考表1－1, 设计表格, 并将测试结果填入表中。
异或门逻辑功能实现:根据布尔代数的理论, ,根跟据此异或逻辑表达式经过变换, 逻辑图如下, 请自行验证此逻辑图的正确性, 同时思考如果直接据逻辑表达式画逻辑图, 效果如何, 近而体会变换的作用。
数字逻辑实验指导书
《数字电路》实验指导书×××编写适用专业：电类专业运算机专业巢湖学院物理与电子科学技术系2020年1月巢湖学院实验教学中心制前言本书是数字逻辑及数字电子技术的实验教材，在必然理论基础指导下，注重实验方式和实验技术能力的培育。
更注重学生主观能动性的发挥，尽可能不用固定的实验方式去限制学生的思维，因此本书的指导思想是用有限的内容、开放性的实验方式取得尽可能多的收成。
本书包括逻辑电平和门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲单元电路，存储器，A/D和D/A转换电路的实验等内容。
每一个实验大体都代表数字电路的一个知识点或几个部份内容的综合应用，并以小结的形式给出了较充分的专题实验，各专题实验的内容和现行数字电路课堂教学的内容大体对应，可是完全采纳了实验的研究方式；在实验进程中，教师能够依如实验时刻确信必做和选做项，学生能够在完成必做项的基础上，尽可能地多做一些内容，让能力强的学生取得更多的锻炼，关于实验方式不做过量的限制，给学生更多的思维空间，调动学生自主试探的踊跃性，每一个实验都有预习要求和相应的试探问题要回答，这些内容都是学生实验报告上必需回答的，是通过实验以后，反映学生理论和实践的一个提高。
咱们依照数字电路本身的课程体系来安排实验教学的内容，希望学生通过实验教学，既能提高自己的观看能力、思维能力、工程实践能力和设计创新能力，同时又能够对整个数字电路课程体系有深切透彻的明白得。
学生实验报告大体内容要求每门课程的所有实验项目的报告必需以课程为单位装订成册，原那么上利用此刻各系执行“实验报告”。
实验报告应事前预备好，用来做预习报告、实验记录和实验报告，要求这三个进程在一个实验报告中完成。
1．实验预习在实验前每位同窗都需要对本次实验进行认真的预习，并写好预习报告，在预习报告中要写出实验目的、要求，需要用到的仪器设备、物品资料和简要的实验步骤，形成一个操作提纲。
对实验中的平安注意事项及可能显现的现象等做到心中有数，但这些不要求写在预习报告中。
数字逻辑设计实训指导书
数字逻辑设计实训指导书数字逻辑设计实训指导书一、教学目标（一）课程性质实训（二）课程目的训练学生综合运用学过的数字电路的基本知识以及独立设计比较复杂的数字电路的能力。
二、教学内容及基本要求（一）实训题目题目见附录1，要求2~3人一组，每组一题。
（二）设计内容及要求1）课题方案及电路设计按课题的要求确定电路的组成方案，根据题目要求的逻辑功能进行电路设计，电路各个组成部分必须有设计说明，手工设计要用Protel软件画出电路原理图和PCB图。
2）电路仿真①基于PROTEUS（或Multisim）的电路仿真。
用电路仿真软件PROTEUS（或Multisim）对手工设计好的电路进行仿真，根据仿真结果对设计的电路进行修改和完善。
②基于电子设计平台QuartusII以及大规模可编程逻辑器件FPGA/CPLD的自动化设计及硬件电路仿真。
利用电子开发设计平台QuartusII，采用原理图输入或VHDL文本输入的方法进行逻辑电路的自动化设计并进行仿真，满足设计要求后在EDA实验箱（PK-3）进行下载和硬件仿真。
3）硬件电路制作（选做）用中小规模数字集成电路实现设计的电路。
三、主要教学环节（一）设计时间安排1）本实训的时间为3周。
2）设计前一周布置设计题目，学生进行相关资料及知识的准备。
3）第一周：电路的手工设计及软件仿真4）第二周：基于QuartusII的自动化设计及仿真5）第三周：硬件电路制作与调试（二）设计的评价设计全部完成后，须经指导老师验收。
老师根据学生演示及回答问题情况对学生设计结果进行评价。
课程设计成绩的评定按下表进行：注：加权求和时：E取30分；D为65分；C为75分；B为85分；A为95分。
四、实训报告的内容和要求（一）实训报告的内容按广西工学院课程设计报告模板进行编写，用A4纸打印，左侧装订。
（二）实训报告编写的基本要求(1)按规定格式书写，所有内容一律打印；(2)报告内容包括设计任务、设计过程、软件仿真的结果及分析、硬件仿真（或电路制作调试）的结果及分析；(3)要有整体电路原理图和各模块电路的原理图；(4)各人独立完成各自设计报告，同组亦不能相互抄袭。
数字逻辑课程设计任务书
数字逻辑课程设计任务书一、课程设计目的通过本课程设计，能够综合运用所学理论知识，拓宽知识面，系统地进行电子电路的工程实践训练，培养工程师的基本技能，提高分析问题和解决问题的能力。
二、课程设计要求本课程设计分为实际设计与虚拟仿真两个环节。
实际设计应使学生学会电子系统设计的基本设计方法，包括：方案的选择、框图的绘制、单元电路的设计、元器件的选择等方面。
虚拟仿真环节应使学生学会使用电路仿真分析软件（Multisim）在计算机上进行电路设计与分析的方法。
要求学生所选课题必须在计算机上通过虚拟设计确定设计方案，通过虚拟仿真建立系统，完成设计要求。
三、课程设计内容在下列课题中选择题目：1.设计题目：红绿灯控制要求：●控制交叉路口的2方向红绿灯变化。
●变化时序如图1所示。
●设置复位开关。
图1 红绿灯控制时序2.设计题目：0—59秒计时码表要求：●制作60进制计数器，计数由00开始计数，累计时钟脉冲的个数，直到变化为59后返回00。
●设置start/stop按钮，可以启动-停止计数电路。
●设置reset按钮，能在任意时刻使电路复位为00，再次按下start/stop按钮后才可重新计数。
3.设计题目：霹雳灯要求：●LED灯的状态可以按指定数据（如0011或1110等数字）设置。
●设置启动开关。
●延迟一定时间后，灯开始右移，到达右侧后再左移，使LED灯在左右移动变化。
4.设计题目：广告灯要求：●LED灯的状态变化如时序图2设置。
●设置启动开关。
●LED灯的控制情况如图3。
图2 广告灯时序状态变化图3 LED灯控制情况5.设计题目：汽车尾灯要求：⏹用6个发光二极管模拟汽车尾灯，即左尾灯（L1-L3）3个发光二极管；右尾灯（R1-R3）3个发光二极管。
⏹用两个开关分别控制左转弯尾灯显示和右转弯尾灯显示。
⏹当右转弯开关K L打开时，右转弯尾灯显示的3个发光二极管按图4所示规律亮灭显示。
同样，当左转弯开关KR被打开时，左转弯尾灯与右转弯灯相同规律亮灭显示，但方向相反。
[2010][数字逻辑][课程设计指导书]
![[2010][数字逻辑][课程设计指导书]](https://img.taocdn.com/s3/m/ae870f5008a1284ac85043ed.png)
[2010][数字逻辑][课程设计指导书]《数字逻辑》课程设计指导书（计算机科学与技术专业、信息安全专业）2010年6月计算机与信息学院目的⏹让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；⏹进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；⏹初步掌握使用EDA（电子设计自动化）工具设计数字逻辑电路的方法，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程；⏹经过查资料、选方案、设计电路、撰写设计报告、使学生得到一次较全面的工程实践训练，通过理论联系实际，提高和培养创新能力，为后续课程的学习，毕业设计，毕业后的工作打下基础。
课程设计步骤⏹分析课题意思，理解要求和目的；⏹根据设计课题要求，查阅相关资料；⏹通过设计方案的比较及所给器件，决定最优设计方案；⏹确定总体框图；⏹分模块具体设计，给出总体及分块具体逻辑图；⏹对设计电路进行模拟与测试；⏹编写课程设计总结报告。
所用主要器件和设备⏹万用表⏹示波器⏹TDS系列数字电路实验系统⏹ISP系统可编程器件以及《数字逻辑》课程实验所用部分中、小规模集成电路等⏹PC 计算机⏹器件：ISP1032E可编程逻辑器件以及数据选择器、触发器、移位寄存器、计数器及基本门电路等⏹软件：在Windows平台上运行的ispLEVER编程软件课程设计报告格式⏹设计报告一律打印⏹设计题目⏹姓名、班级、合作者⏹设计报告：1、设计要求及采用的器件和软件；2、设计思想及说明；3、设计步骤，各模块组成，简要说明；4、源文件(VHDL源程序或原理图)或逻辑图，对设计电路的模拟结果及分析；5、使用说明6、验收时间，验收情况⏹总结：心得体会课程设计的进度课程设计时间为一周：⏹准备阶段：讲授设计需要的硬件和软件、设计的要求、布置设计题目；⏹学生进行设计、安装、测试；⏹教师验收，然后学生撰写和打印设计报告。
考核办法根据学生在课程设计期间的综合表现、完成设计任务的质量、学生编写的设计报告的质量进行综合评分。
《数字逻辑》综合设计指导书
《数字逻辑》综合设计指导书湖南大学信息科学与工程学院计算机工程系 数字逻辑课程教学组一、设计目的连贯运用《数字逻辑》所学到的知识，熟练掌握EDA 工具的使用方法，为学习好后续《计算机原理》课程做铺垫。
二、设计任务①按给定的数据格式和指令系统，使用EDA 工具设计一台用硬连线逻辑控制的简易计算机系统；②要求灵活运用各方面知识，使得所设计的计算机系统具有较佳的性能； ③对所做设计的性能指标进行分析，整理出设计报告。
三、数据格式与指令系统本设计的主要目的是希望学生巩固在《数字逻辑》课程中学到的理论知识，并加以灵活运用。
因此，要设计的计算机系统非常简单。
这个系统具有寄存器直接寻址和寄存器间接寻址两种寻址方式，除跳转指令为双字节指令外，其它指令均为单字节指令，字长为8位。
1、 数据格式数据字采用8位二进制定点补码表示，其中最高位（第7位）为符号位，小数点可视为最左或最右，其数值表示范围分别为：-1≤X ＜1或-128≤X ＜127。
2、 寻址方式指令的高4位为操作码，低4 位分别用2位表示目的寄存器和源寄存器的编号，或表示寻址方式。
本机有2种寻址方式。
⑴寄存器直接寻址当R1和R2均不是“11”时，R1和R2分别表示两个操作数所在寄存器的地址（寄存器编号），其中R1为目标寄存器地址，R2为源寄存器地址。
R1或R2的值指定的寄存器00 A 寄存器 01 B 寄存器 10C 寄存器⑵寄存器间接寻址当R1或R2中有一个为“11”时，表示相应操作数的地址在C 寄存器中。
3、 指令系统该机给定的指令系统有15条指令，指令格式见指令系统表。
应该指出的是，各条指令R1R2操 作 码R1/11R2/11操 作 码的编码形式可以多种多样。
为叙述方便，下面采用汇编符号对指令进行描述，其中R1和R2分别表示“目标”和“源”两个寄存器，M表示地址在寄存器C中的存贮单元。
四、数据通路及其说明计算机的工作过程可以看作是许多不同的数据流和控制流在机器各部分之间的流动，数据流所经过的路程称作机器的数据通路。
数字逻辑电路课程设计任务书
设计课题：短跑计时器（难度系数：0.95+0.5）一、课程设计目的1、学习数字逻辑等电路设计方法，熟知计时计数器、译码显示和计时门控电路的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
二、设计内容和基本功能1、短跑计时器数码显示位为“4位半”，显示分、秒、毫秒；2、“毫秒”数码位仅为两位，百位、十位；3、“秒”数码位仅为两位，十位、个位；4、“分”仅一位为LED 管显示，LED 管“亮”为1分；5、最大计时限值为1分59秒99，超限值时应可视或可闻报警；6、“键控”应为计时开始/继续（A ）、计时停止/暂停（B ）和复位/清零（C ）等三个按键开关。
开关键控流程：计时开始/继续（A）计时停止/暂停（B ）计时复位/清零（C ）三、发挥功能“超限值时数码显示消隐并计时停止”功能的电路设计和实现要求。
四、实践步骤1、收集相关资料，完成相关电路的设计图，正确选用适合设计内容的集成电路、器件和器材，并列出“领料清单”；2、根据所设计的电路图，完成电路的制作安装、调试，并完善其设计功能。
五、实践标准：完成设计制作安装，实现其设计基本内容和功能，装配工艺美观，电路运行稳定、可靠；能完成并实现其“发挥功能”的要求。
六、完成该课程设计报告。
七、原理方框参考图：开关A 开关B开关C设计课题：人行交通灯（难度系数：0.85）一、课程设计目的1、学习数字逻辑等电路的设计方法，熟知计数、译码以及LED显示电路的工作原理及特点；2、培养勤奋、认真仔细、分析故障和解决问题的能力。
二、设计内容和要求（0.85）1、“人行交通灯”分别由红、绿两只LED发光二极管显示；2、红、绿两灯亮控制时间比为30:20；3、实现红、绿两灯亮时分别以“倒计时”方式的两位LED数码管显示的功能（十位数和个位数）；4、开机自动运行，显示时间基本单位为“秒（S）”。
三、发挥功能（+ 0.05）红、绿灯“倒计时”亮灯，在最后三秒时应“闪烁”亮灯，以表示临近结束。
数字逻辑实验指导书(multisim)
实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。
2、掌握集成逻辑门的逻辑功能。
3、掌握集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备1、硬件：计算机2、软件：Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试 （1）测试与门逻辑功能74LS08是四个2输入端与门集成电路（见附录1），请按下图搭建电路，再检测与门的逻辑功能，结果填入下表中。
数字逻辑实验指导书(第二部分)详解
实验八 基于Quartus Ⅱ的原理图设计一、实验目的1、掌握Quartus II 集成开发环境软件原理图输入的设计流程；2、掌握74390的工作原理，学会通过Quartus II 建立原理图设计小型数字电路；3、掌握对设计进行编译、仿真的方法。
二、实验原理运用Quartus Ⅱ的原理图设计方法设计如图1-1 所示的两位十进制计数器，并对1-1 所示的十进制计数器进行功能仿真，最后生成一个独立元件。
图 1-1 两位十进制计数器原理图74390 是一个两位双计数器，其真值表见表 1-1 。
图 1-1 中的 74390 连接成两个独立的十进制计数器，计数脉冲 CLK 和使能信号 ENB 通过与门进入 74390 计数器“1”端的时钟输入 1CLK ，当 ENB 为“1”时允许计数，当 ENB 为“0”时禁止计数。
计数器 1 的 4 位输出 q[3]、q[2]、q[1]和 q[0]并行总线表示方式即 q[3..0]，由 q[1]和 q[2]通过反相器取反后与 q[0]和 q[3]通过四输入的与门构成进位信号，即当计数到 9(1001)时输出进位信号 COUNT0； COUNT0 信号进入第二个计数器的 2CLKA 端进行计数，第二个计数器的 4 位输出信号q[7]、 q[6]、 q[5]和 q[4] 并行总线表示方式即 q[7..4]，由 q[5]和 q[6]通过反相器取反后与 q[4]和 q[7] 连同 COUNT0 通过 6 输入的与门构成总的进位信号COUNT1，即当计数到99(10011001)时输出进位信号 COUNT1 。
0 0 1 0 1 50 0 1 1 0 60 0 1 1 1 70 1 0 0 0 80 1 0 0 1 9注 A：对于 BCD（十进）计数，输出 QA 连到输入 B 计数；注 B：对于 5—2 进制计数，输出 QD 连到输入 A 计数。
三、实验设备1、硬件：计算机2、软件：Quartus Ⅱ软件四、实验内容及实验步骤1．工程项目的建立（1）新建一个文件夹作为工程项目的目录一般要求不同的设计项目最好放在不同的文件夹，而同一工程的所有文件都必须放在同以文件夹中，所有文件夹和工程文件的名称都是英文字母，不要用中文，比如E：\EDA\Sample。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑课程设计指导书数字逻辑课程组编安徽工业大学计算机学院目录课程设计基本要求 (3)设计任务书 (4)题目1：交通信号灯控制器 (4)题目2：数字频率计 (5)题目3：数字钟 (6)题目4：数字式抢答器 (7)可选设计题目 (8)附录1：E D A-V型实验系统介绍 (9)附录2：M A X+P LU S I I快速入门 (18)课程设计基本要求1.学生可以完成以下题目之一，经指导教师检查、验收、提交设计报告、评定成绩。
2.学生也可以自拟题目进行设计，但需经指导教师审核同意。
3.设计方法由学生根据自己情况决定，如采用原理图设计、H D L语言设计、混合式设计等，推荐采用层次式设计方式：顶层用原理图描述，各模块用原理图或H D L 描述。
4、设计报告应包括设计任务要求、设计思路或过程、原理图或H D L文本、软件仿真结果、硬件调试结果（可选）、设计讨论或心得体会。
5、特别提醒：要求做纯硬件逻辑设计，千万不要做成cp u+接口电路+接口程序的方式，后者将不能通过。
设计任务书题目1：交通信号灯控制器一、简要说明假设某个十字路口是由一条主干道和一条次干道汇合而成，在每个方向设置了红、黄、绿三种信号灯。
考虑到主、次干道车辆数量不同，主干道每次放行时间较长，次干道每次放行时间较短。
当绿灯转换成红灯时，黄灯需要亮一小段时间作为信号过渡，以便车辆有时间停靠到禁止线以外。
二、任务和要求1、在十字路口的两个方向上各设一组红、绿、黄灯；显示顺序为其中一个方向是绿灯、黄灯、红灯；另一方向是红灯、黄灯、绿灯。
2、设主、次干道放行的时间分别为45s和25s，过渡时间为5s。
三、可选用的器件E D A-V实验箱（实验箱上有可调数字信号源）题目2：数字频率计一、简要说明频率计是常用的测量仪器，它通过对单位时间内的信号脉冲进行计数，从而测量出信号的频率。
频率计工作时，先要产生一个计数允许信号，即单位时间的闸门信号。
在此闸门信号有效时间内，对被测信号计数，所计数值即为被测信号频率。
二、任务和要求1、设计一个6位数字频率计，频率计的测量范围为1H z—999999H z，要求实现动态计数和静态显示。
2、被测信号为T T L电平的方波。
3、测量过程结束，需要对所计数值进行锁存，并留出一段时间显示被测信号的频率值，再开始下一次测量。
在下一次测量之前，应对所有计数器清零。
其工作时序如图所示。
三、可选用的器件E D A-V实验箱（实验箱上有可调数字信号源）题目3：数字钟一、简要说明数字钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。
计时有24h和12h 两种。
当接通电源或数字钟走时出现误差，都需要对数字钟作手动时、分、秒时间校正。
二、任务和要求1、显示时、分、秒的十进制数字显示，采用24小时制。
2、校时功能。
3、整点报时。
三、可选用的器件E D A-V实验箱（实验箱上有可调数字信号源和蜂鸣器）题目4：数字式抢答器一、简要说明在进行智力竞赛抢答时，需要将参赛者分成若干组进行抢答，究竟谁先谁后单凭主持人的眼睛是很难判断的；在提问或回答时，往往都要有时间限制；另外，犯规要发出一种特殊信号，以便主持人看的清、听得到。
要完成上述功能，需要一种“抢答器”。
二、任务和要求1、抢答发生后，抢答器能准确地判断出抢先者。
并发出声光报警，3秒后自动熄灭。
2、抢答器具有互锁功能，某组抢答后能自动封锁其他各组的抢答信号。
3、抢答器具有限时功能。
显示档次分别为5s、10s、15s，时间到时发出声响，同时，时间要用数码管显示出来。
4、抢答者犯规或违章（主持人未说“开始抢答”时，参赛者抢先按钮）时，应自动发出警告信号，以指示灯闪为标志。
5、系统应具有一个总复位开关。
三、可用的器件E D A-V实验箱（实验箱上有可调数字信号源和蜂鸣器）可选设计题目（1）可编程时间控制器；（2）数字电压表；（3）程控针织园机；（4）数字密码锁；（5）彩灯控制器；（6）多位8421码数字键盘电路；（7）乒乓球模拟比赛游戏机；（8）数字计算器；（9）十翻二运算电路设计；（10）多种波形发生；（11）棋类竞赛计时钟；（12）数显式三极管β值测量仪；（13）顺序控制器；（14）中文字符显示器；（15）出租车自动计费器；（16）程控放大器；（17）简易数控直流稳压电源；（18）大电容数显式测试仪；（19）可编程函数发生器；（20）洗衣机控制器；（21）电话按键显示器；（22）电机转速测试仪；（23）路灯控制器。
附录1：EDA-V型实验系统介绍系统的平面结构图如图1所示。
一、系统主要由以下模块组成：●4位米字型数码管显示模块●8位8字型数码管显示模块●矩阵键盘输入模块●16X16点阵模块●128X32液晶显示模块●i S P PAC适配器接口●C P LD/FP G A适配器接口●12位按键输入模块●18位拨码开关输入模块●蜂鸣器输出模块●电平调节模块●模拟信号源模块●话筒输入模块●语音输出模块●电阻电容扩展模块●自由扩展区●8路A/D转换模块●D/A转换模块●串行E EP R O M模块●R S232扩展模块●EEP R OM模块●单片机及R S232接口模块●可调数字信号源图1E D A-V型实验系统平面结构图二、各组成模块介绍1、4位米字型数码管显示模块数码管为共阴数码管。
本模块的输入口共有21个，为17个段信号输入口和4个位信号输入口，分别为A1、A2、B、C、D1、D2、E、F、G、H、J、K、M、N、O、P、DP、S E L0、S E L1、S E L2、S E L3。
其中S E L0对应最左端的数码管，S E L3对应最右端的数码管。
数码管的管脚分配如图2所示。
图2米字型数码管管脚分配2、8位8字型数码管显示模块数码管为共阴数码管。
本模块的输入口共有11个，为8个段信号输入口和3个位信号输入口，分别为A、B、C、D、E、F、G、D P、S E L0、S E L1、S E L2。
其中S E L0、S E L1、S E L2位于16X16点阵模块区，它们经3-8译码器后送给数码管作位选信号，其对应关系如表1。
表 1 L E D数码管显示接口及对应的显示状态注：最左边为第一位电路原理图如图3所示。
3、矩阵键盘输入模块本矩阵键盘为4X8键盘，其接口电路原理图如图3所示，I/O口分别为K IN0、K IN1、K IN2、K IN3、S E L0、S E L1、S E L2，其中S E L0、S E L1、S E L2位于16X16点阵区。
4、16X16点阵模块接口电路原理图如图3所示。
列选信号为S E L0~S E L3经4-16译码器后给出，最右边为第一列；行选信号为L0~L15，最上方为第一行。
表2点阵显示接口对应关系表图35、128X32液晶显示模块6、i S P PAC适配器接口下载该芯片时将芯片选择开关拨向PAC。
7、C P LD/FP G A适配器接口下载该芯片时将芯片选择开关拨向C P LD。
8、12位按键输入模块开关弹起时为高电平，按下时为低电平。
输出口最左边对应开关K1，最右边对应开关K12。
9、18位拨码开关输入模块开关拨向下方时为低电平，拨向上方时为高电平。
输出口最左边对应开关D17，最右边对应开关D0。
10、蜂鸣器输出模块当输入口B E LL_I N输入高电平时，蜂鸣器响。
11、电平调节模块调节时，输出口O UT的电平在0~5V内变化。
12、模拟信号源模块模块中第一排端口为输入口，第二排端口为输出口，分别说明如下：Di ff IN：需差分转换信号输入口；M ux IN1：需叠加信号1输入口；Mux IN2：需叠加信号2输入口；Di ff O UT+：差分信号正极性输出端口，为Di ff IN差分后的信号；Di ff O UT-：差分信号负极性输出端口，为Di ff IN差分后的信号；Mux O UT：叠加信号输出端口，为M ux IN1与M ux IN2相加后的信号；S IN_O UT 312K Hz：正弦信号312K H Z输出端口；13、话筒输入模块通过外接话筒把语音信号输入经放大滤波后从M IC_O U T输出。
14、语音输出模块语音信号从S P E A K IN端口输入，经放大后直接由内部喇叭输出。
15、电阻电容扩展模块准备了一些实验常用的电阻电容供实验过程中使用。
16、自由扩展区可作额外电路的搭建使用，作用等同于面包板。
17、8路A/D转换模块采用A DC0809，外部信号可以分别通过其8路输入端IN0~IN7进入A/D转换器。
通过适当设计，目标芯片可以完成对A DC0809的工作方式确定、输入端口选择、数据采集与处理等所有控制工作，并可以通过系统板提供的译码显示电路（LE D&LC D）将测得的结果显示出来。
I/O口如下：IN0~IN7：8通道模拟信号输入口；D0~D7：8位数据总线输出端口；Vr e f+、Vr e f-：参考电压输入端口；IN T：中断信号输出端口；/W R：写信号输入端口；/R D：读信号输入端口；C S：片选信号输入端口；A0~A2：输入端口选择信号输入口电路原理图如图4所示图4A/D转换电路原理图18、D/A转换模块8位D/A，I/O口定义如下：D0~D7：数据总线，输入口；/C E：转换允许，低电平有效；/C S：片选，低电平有效；D/A OU T：D/A直接输出口。
当跳线接左边时，D/A输出的信号直接从该口输出；当跳线接右边时，D/A输出的信号经运放后输出。
电路原理图如图5所示。
图5D/A转换电路原理图19、串行E2P R O M模块采用的芯片为串行E2P R OM AT93C46，I/O口定义如下：C S：片选输入，高电平有效。
C LK：串行数据时钟输入。
D I：串行数据输入。
DO：串行数据输出。
OR G：存储器位数选择输入：输入高电平时，选择为16位结构的存储器；输入为低电平时，选择为8位结构的存储器；未连接时，由于内部的上拉电阻，使其为16位存储器。
20、R S232扩展模块采用的芯片为M A X232标准串行口接口片，通过C P LD/FP G A实现串口控制，可直接实现C P LD/FP GA与上位机的通讯。
21、EEP R OM模块采用28C64并行E2P R OM。
22、单片机及R S232接口模块本单片机为开放性设计，可自由下载程序，对整个系统无任何影响。
可以实现C P LD/F P G A 与单片机的接口实验，以及高级的FP G A开发，同时自身带有串行接口，可与上位机实现通讯。
其对应的接口为：P0口：D0~D7；P1口：P10~P17；P2口：P20~P27；复位信号输出：R E S E TP3口分别对应为：/R D、/W R、R X D、T X D、T0、T1、I N T0、I N T1其他接口为：A L E、P S E NR E S E T复位端口提供一高电平脉冲。