集成电路设计导论

集成电路设计导论

1.集成电路的定义？

所谓集成电路，是指采用半导体工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的半导体晶片或介质基片上一同制作出来，形成完整电路，然后封装在一个管壳内，成为具有特定电路功能的微型结构。

2.集成电路的生产线即集成电路制造的整体环境，由净化厂房、工艺流水线和保证系统（供

电，纯水，气体纯化和试剂）组成。

3.标准生产线的几大要素：净化间、超纯水、高纯气体、超净高纯试剂、高纯度的单晶材

料、人才。

4.集成电路制造的基本流程：硅片制备，芯片加工，芯片的测试与拣选，装配与封装，终

测确保集成电路通过电学和环境测试。

5.硅片制备基本流程：晶体生长，整形，切片，磨片倒角，刻蚀，抛光，清洗，检查，包

装。

6.氧化层在集成电路制造工艺中的应用：保护硅片上集成的器件和电路免受划伤和玷污；

限制带电载流子场区隔离（表面钝化）;栅氧或储存器单元结构中的介质材料；掺杂中的注入掩蔽；金属导电层间的介质层。

7.根据氧化剂的不同，热氧化法可分解为：干氧氧化、水汽氧化、湿氧氧化。

8.光刻的概念：光刻类似照相复制方法，即将掩膜板上的图形精确地复制到涂在硅片表面

的光刻胶或其他掩蔽膜上面，然后在光刻胶或其他掩蔽膜的保护下对硅片进行离子注入，刻蚀，金属蒸渡等。

S制造的主要步骤：N阱的形成，定义有源区，沟道调节离子注入，局部硅氧化，

生长栅氧化层，制备多晶硅栅极，制备PMOS，制备NMOS,接触孔的形成，互连布线的形成。

10.短沟道效应：伴随着MOSFET的沟道长度的减小，许多原来可以忽略的效应就变得显著

起来，甚至会成为主导因素，结果导致器件的特性与沟道模型发生偏离，这种偏离即短沟道效应。

11.短沟道效应的现象:迁移率退化效应，降低短沟道效应：按比例缩小。

12.MOS器件SPICE模型,LEVEL_1模型的沟道长度：>=5um，LEVEL_2模型大于1um小于5um，

LEVEL_3模型小于1um。

13.CMOS负载电容包括：门扇出电容、自身电容、互连线电容。

14.在特定的逻辑电路中，门电路所具有的输入端的数目被称为该电路的扇入。典型的情况

下，或非门最多可以有4个输入，与非门最多可以有6个输入。

15.功率集成电路：是指将高压大电流功率器件与信号处理系统及外围接口电路，保护电路，

检测诊断电路等集成在同一块芯片上的集成电路。

16.全定制设计（Full Custom Design）方法：就是设计人员根据用户提出的芯片功能，性能，

允许的芯片面积和成本等要求，设计人员对电路的结构和逻辑的各个层次进行精心设计，从每个晶体管的几何图形，方向以及位置选择到电路的设计方案进行反复比较，对电路的性能作深入分析。

17.版图设计规则的描述方法通常可分为两类：整数格式的λ的规则和微米规则。

18.可测性设计：(Design For Testability,DFT)将输入信号的枚举与排列的测试方法，转变为对

电路内各个节点的测试，即直接对电路硬件组成单元进行测设，降低测试的复杂性。

19.缺陷、故障、误差和漏洞的区分：缺陷是指在集成电路制造过程中，在硅片上产生的物

理异常，故障是指电路由于制造所表现出的不正常功能的现象，误差是由于故障而造成的系统功能的偏差和错误，漏洞是指由于一些设计问题而造成的功能错误，也即常说的 Bug。

20.三个不同层次描述封装过程：第一级，芯片级封装；第二级，板级封装；第三级，系统

级封装。

21.芯片测试的意义:由于制造工艺的复杂性，使得并非晶圆上的每个芯片都能正常工作，起

始材料，制造过程或光刻过程上的小缺陷都可能造成芯片损坏而丧失特性。集成电路测试是指导产品设计，生产和使用的重要依据，是提高产品质量和可靠性，进行全面质量管理的有效措施。