实验七 触发器解读
厦门理工学院 数电 实验_实验七：时序逻辑电路
n
现态
Q0
n
次态
Q1
n 1
Q0
n 1
1 2 3 4
0 0 1 1
0 1 0 1
0 1 1 0
1 0 1 0
1
2.状态方程
Q1
n 1
0 0 1
1
Q0Baidu Nhomakorabea
n 1
0
1
0 1
1 0
0 1
1 1
0 0
Q1
n 1
Q0 Q1 Q0 Q1
n
n
n
n
Q0
n
n 1
Q0
n
由特性方程 Q n 1 J Q n KQ n 得 J1 K1 Q0 ， J 0 K 0 1 3.逻辑图
《数字电路与逻辑设计》实验报告
实验序号：4 学 号 实 3-407 姓 名 实验项目名称： 时序逻辑电路 专业、班 实验时间
实验地点 一、实验目的
指导教师
1.掌握常用时序逻辑电路的分析、设计和调试方法。 2.了解同一功能电路的多种实现途径，以开拓设计思路。 二、实验设备（环境）及要求 数字电路实验箱，74LS112 三、实验内容与步骤 3.用 74LS112 双 JK 触发器设计一个同步四进制加法计数器，并进行逻辑功能验 证。 ⑴触发器的时钟信号用单脉冲输入，用双踪示波器的输出所接的指示灯的变化， 并加以记录。 四、实验结果与相关数据 1.状态表 CP
数据库原理及应用实验报告 7
实验成绩
《数据库系统原理及应用》
实
验
报
告
七
专业班级: 计算机科学与技术
学号: 201116910233
姓名: 范晓曈
指导教师: 苏小玲
2013年11 月28 日
实验七名称：SQL Server触发器和游标
一、实验内容及要求
（使用教材建立的student、course和sc表实现）
1、创建满足下述要求的DML触发器（前触发器和后触发器均可），并验证触发器执行情况。
任务1：限制学生所在系的取值范围为｛计算机系，信息管理系，数学系，通信工程系｝。
任务2：限制每个学期所开设的课程总学分在20~30范围内。
任务3：限制每个学生每学期选课门数不能超过6门（设只针对单行插入操作）
任务4：限制不能删除有人选的课程
2.创建满足下述要求的游标
任务1：查询java课程的考试情况，并按教材11-19所示样式显示结果数据。
任务2：统计每个系的男生人数和女生人数，并按教材11-20所示样式显示结果数据。
任务3：列出每个系的学生信息，要求首先列出一个系的系名，然后在该系名下列出本系学生的姓名和性别，以此类推，直至列出全部系。要求按教材11-21所示样式显示结果数据。
二、实验目的
掌握触发器的概念；掌握触发器创建方法；掌握游标的概念；掌握游标的使用方法。
三、实验步骤
创建满足下述要求的DML触发器（前触发器和后触发器均可），并验证触发器执行情况。
任务1：限制学生所在系的取值范围为｛计算机系，信息管理系，数学系，通信工程系｝。
create trigger tri_limitedept
on student after insert,update
实验七移位寄存器及其指导应用
实验七移位寄存器及其指导应⽤
实验七移位寄存器及其应⽤
⼀、实验⽬的
1. 掌握中规模4位双向移位寄存器逻辑功能及使⽤⽅法。
2. 熟悉移位寄存器的应⽤——环形计数器。
⼆、实验原理
1. 移位寄存器是⼀个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作⽤下依次左移或右移。既能左移⼜有右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的⽅式不同分为：串⼊串出、串⼊并出、并⼊串出、并⼊并出四种形式。
本实验选⽤的4位双向通⽤移位寄存器，型号为74LS194或CC40194，两者功能相同,可互换使⽤，其逻辑符号及引脚排列如图1所⽰。
图 1 74LS194的逻辑符号及其引脚排列
其中D
3、D
2
、D
1
、D
为并⾏输⼊端，Q
3
、Q
2
、Q
1
、Q
为并⾏输出端；S
R
为右移串
⾏输⼊端，S
L 为左移串⾏输⼊端，S
1
、S
为操作模式控制端；CR为直接⽆条件清零端；
CP为时钟脉冲输⼊端。74LS194有5种不同操作模式：即并⾏送数寄存，右移（⽅向由Q
3
→Q
0），左移（⽅向由Q
→Q
3
），保持及清零。S
1
、S
和CR端的控制作⽤如表1所⽰。
表1
2．移位寄存器应⽤很⼴，可构成移位寄存器型计数器；顺序脉冲发⽣器；串⾏累加器；可⽤作数据转换，即把串⾏数据转换为并⾏数据，或把并⾏数据转换为串⾏数据等。本实验研究移位寄存器⽤作环形计致器和串⾏累加器的线路及其原理。(1) 环形计数器：把移位寄存器的输出反馈到它的串⾏输⼊端，就可以进⾏循环移位，
如图2所⽰，把输出端Q
0和右移串⾏输⼊端S
宁波大学数电实验参考答案
宁波大学数电实验参考答案
（仅供参考）
实验一EDA 工具软件的使用
异或门
B A B A F ___
___+=
同或门
AB B A F +=______
实验二EDA 开发平台使用
1、设计一个一位半加器
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity banjia is
port(
a,b:in std_logic;
s,c:out std_logic
);
end banjia;
architecture behav of banjia is begin
s<=a xor b;
c<=a and b;
end behav;
2、二进制全加器
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity fadder is
port
(
a:in std_logic;
b:in std_logic;
c:in std_logic;
s:out std_logic;
d:out std_logic
);
end fadder;
architecture behav of fadder is
begin
s<=a xor b xor c;
d<=(a and b)or(a and c)or(b and c);
end behav;
实验五MSI组合电路的HDL设计
1、3—8译码器
library ieee;
use ieee.std_logic_1164.all;
实验七8421码检测电路的设计
实验七8421码检测电路的设计
一、实验目的
1、了解检测电路的工作原理
2、进一步掌握同步时序电路的设计方法
、实验仪器及器件
三、实验要求
本实验要求一个8421BCD码（串行输入）检测电路。此电路是用来检测串行的8421码传输过程中是否发生错误。假定8421BCD码传送过程中是由低位到高位串行输送，例如
十进制2 （代码为0010）是按0、1、0、0次序传送的。如果在传送过程中代码发生错误，出现非法代码（不在0000到1001之间的代码），则检测电路发生一脉冲信号。
本实验所用触发器为JK触发器，要求自己设计、自己安装和测试。
四、实验设计
1、求原始状态转换图
设电路输入为X，电路输出为F,当输入为非法码时输出为1,否则输出为0。假设起
S1和S2接收第二个码元，又根据是0还是1又各自转换到两个不同的新状态。
然后再接收
第三、第四码元。在接收第四个码元后，根据所接收的代码是否是非法码而确定其输出是否 是1,并回到初始状态 S0,准备接受新的一组码组。于是可以得到下面的原始状态转换图：
2、状态化简
如果两个状态，在相同的 X 输入下，其下一个状态与输出 F 均相同，那么就可以将这
样的两个状态合并。通过这样的方法就可以实现状态的化简。
S
x/F
o/o /SO
S3 ,1/0
沐＞
0/0 Q/Oi' \
so so sb so
S4
0/0 / \^1/0
S9 S10
A /1 A 1/1
\ 叫 \
SO SO so so
SO SO SO SO SO SO SO so
S5 S6
.Q1 so S1/0S2/0
S1S3/0S4/0
数电实验七 计数、译码、显示综合实验
1、实验题目
实验七计数、译码、显示综合实验
2、实验目的
熟悉中规模集成电路计数器的功能及应用
熟悉中规模集成电路译码器的功能及应用
熟悉LED数码管及显示电路的工作原理
学会综合测试的方法
3、实验原理
对于计数规模小的计数器我们使用集成触发器来设计计数器，
但是如果计数器的规模达到十六个以上（如六十进制）时，如
果还是用集成触发器来设计的话，电路就比较复杂了。在这种
情况下，我们可以用集成计数器来构成任意进制计数器。利用
集成计数器的清零端和置数端实现归零，从而构成按自然态序
进行计数的N进制计数器的方法。
1.用同步清零端或置数端置零或置数构成N进制计数器
步骤如下：
1）写出SN-1的二进制代码。
2）求归零逻辑，即求同步清零端或置数控制信号的逻辑表达
式。
3）画连线图
2.用异步清零端或置数端置零或置数构成N进制计数器
步骤如下
1）写成状态SN的二进制代码。
2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表
达式。
3）画连线图
在集成计数器中，清零、置数均采用同步方式的有74LS163；
均采用异步方式的有74LS193、74LS197、74LS192；清零
采用异步方式、置数采用同步方式的有74LS161、74LS160；
有的只具有异步清零功能，如CC4520、74LS190、74LS191；
74LS90则具有异步清零和异步置数功能。
4、实验内容
用集成计数器74LS160分别组成8421码十进制和六进制计
数器，然后连接成一个60进制计数器（6进制为高位、10进
制为低位）。使用译码显示电路显示。用函数发生器的低频连
示波器和信号发生器的使用
实验七示波器和信号发生器的使用
一、实验目的
1．了解示波器的工作原理;
2．掌握示波器和信号发生器的使用方法;
二、实验仪器
双踪示波器信号发生器若干电阻、电容
三、预习要求
1．了解示波器的原理,预习示波器的使用方法;
2．预习信号发生器的使用方法;
四、实验原理
1．示波器;
示波器是一种综合的电信号特性测量仪器,它可以直接显示出电信号的波形,测量出信号的幅度、频率、脉宽、相位、同频率信号的相位差等参数;
2．信号发生器是用来产生不同形状、不同频率波形的仪器,实验中常用作信号源;
信号的波形、周期或频率和幅值可以通过开关和旋钮加以调节;
五、实验内容
1．寻找扫描光迹;
接通示波器电源220V,预热1-2分钟;如果仍找不到光点,可调节亮度旋钮,适当调节垂直和水平位移旋钮,将光点移至屏幕的中心位置;调节扫描灵敏度旋钮可使扫描光迹成为一条扫描线;调节辉度亮度、聚焦、标尺亮度旋钮,使扫描线成为一条亮度适中、清晰纤细的直线;
2．熟悉双踪示波器面板主要旋钮或开关作用;
为了显示稳定的波形,需要注意几个主要旋钮或开关的位置;
①“触发源方式”开关SOURCE MODE：通常为内触发;
②“内触发源方式”开关INT TRIG：通常置于所用通道位置;当用于双路显示时,
为比较两个波形的相对位置,可将其置于交替VERT MODE位置;
③扫描触发方式：通常置于自动位置;
④显示方式：根据需要可置于CH1、CH2、ALT交替显示两路高频信号、 CHOP断
续显示两路低频信号、 ADD显示两路信号之和;
⑤扫描灵敏度开关：表示横轴方向一个大格的时间;根据被测信号周期确定;
实验七移位寄存器及其应用讲解
实验七移位寄存器及其应用
、实验目的
1. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。
2. 熟悉移位寄存器的应用一一环形计数器。
二、实验原理
1. 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉
冲的作用下依次左移或右移。既能左移又有右移的称为双向移位寄存器，只需要改变左、右
移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同, 可互换使用，其逻辑符号及引脚排列如图1所示。
mmjj
可 * 空 6 Dj EW
7^194
(OC40194)
图1 74LS194的逻辑符号及其引脚排列
其中D3、D2、D,、D0为并行输入端, Q3、Q2、Q,、Q0为并行输出端；S R为右移串
行输入端，S L为左移串行输入端，S,、S0为操作模式控制端；CR为直接无条件清零端；
CP为时钟脉冲输入端。74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q3
T Q0）,左移（方向由Q0T Q3）,保持及清零。S1、S0和CR端的控制作用如表1所示。
表1
2 •移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；
可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计致器和串行累加器的线路及其原理。
(1)环形计数器：把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，
物理学实验讲义——单稳态触发器与施密特触发器
实验七单稳态触发器与施密特触发器
一、实验目的
1、掌握使用集成门电路构成单稳态触发器的基本方法
2、熟悉集成单稳态触发器的逻辑功能及其使用方法
3、熟悉集成施密特触发器的性能及其应用
二、实验原理
在数字电路中常使用矩形脉冲作为信号，进行信息传递，或作为时钟信号用来控制和驱动电路，使各部分协调动作
集成六施密特触发器CC40106
如图7－1为其逻辑符号及引脚功能，
它可用于波形的整形，也可作反相器
或构成单稳态触发器和多谐振荡器。
图7-1 CD40106引脚排列（1）将正弦波转换为方波，如图7－2所示。
v i
v o
v i v O
（a）（b）
图7－2 正弦波转换为方波
（2)构成多谐振荡器，如图7－3所示。
v o
图7－3 多谐振荡器
（3)构成单稳态触发器
图7－4（a)为下降沿触发；图7－4（b)为上升沿触发。
v i v
O
V DD
v i v O
V SS
（a）(b)
图7－4 单稳态触发器
三、实验设备与器件
1、数字实验箱
2、信号发生器
3、示波器
4、万用表
5、CD40106 2CK15电位器、电阻、电容若干
四、实验内容
1、按图7－2接线，构成整形电路，输入信号可由信号发生器提供，图中串联的2K电阻起限流保护作用。信号发生器输出信号：正弦信号、频率1KHZ，调节信号电压4V（Vpp）和7V（Vpp）。用示波器CH1、CH2分别观察Vi和Vo 的波形，表在下表画出但输入信号为7V（Vpp）时Vi和Vo的波形。
（设置CH1：垂直灵敏度：2V 时间灵敏度：200us）
（设置CH2：垂直灵敏度：2V 时间灵敏度：200us）
数字电路实验指导书
实验一集成逻辑门电路逻辑功能的测试
一、实验目的
1．熟悉数字逻辑实验箱的结构、基本功能和使用方法。
2．掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。
二、实验器材
1．数字逻辑实验箱DSB-3 1台
2. 万用表 1只
3．元器件： 74LS00（T065） 74LS04 74LS55 74LS86 各一块导线若干
三、实验说明
1．数字逻辑实验箱提供5 V + 0.2 V的直流电源供用户使用。
2．连接导线时，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。
3．实验箱操作板部分K0~K7提供8位逻辑电平开关，由8个钮子开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。
4．实验箱操作板部分L0~L7提供8位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。
四、实验内容和步骤
1．测试74LS04六非门的逻辑功能
将74LS04正确接入面包板，注意识别1脚位置，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。
表1-1 74LS04逻辑功能测试表
2．测试74LS00四2输入端与非门逻辑功能
将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。
3．测试74LS55 二路四输入与或非门逻辑功能
将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。（表中仅列出供抽验逻辑功能用的部分数据）
电子线路基础数字电路实验7 时序逻辑电路设计
实验七时序逻辑电路设计
一、实验目的
1. 学习用集成触发器构成计数器的方法。
2. 熟悉中规模集成十进制计数器的逻辑功能及使用方法。
3. 学习计数器的功能扩展。
4. 了解集成译码器及显示器的应用。
二、实验原理
计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。根据计数脉冲引入的方式又有同步和异步计数器之分。
1. 用D触发器构成异步二进制加法计数器和减法计数器：
图10—1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器形式，再由低位触发器的Q端和高一位的CP端相连接，即构成异步计数方式。若把图10—1稍加改动，即将低位触发器的Q端和高一位的CP端相连接，即构成了减法计数器。
图10—1
本实验采用的D触发器型号为74LS74A，引脚排列见前述实验。
2. 中规模十进制计数器
中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种功能。74LS182同步十进制可逆计数器具有双时钟输入，可以执行十进制加法和减法计数，并具有清除、置数等功能。引脚排列如图10—2所示。其中LD−−置数端；CP u−−加计数端；CP D−−减计数端；DO−−非同步进位输出端；
CO−−非同步借位输出端；Q A、Q B、Q C、Q D−−计数器输出端；D A、D B、D C、D D−−数据输入端；CR−−清除端。
表10—1为74LS192功能表，说明如下：
007-实验七存储过程与触发器(实验报告内容)
实验七存储过程与触发器
（实验报告）
一、目的
1．掌握存储过程和触发器的基本概念和功能。
2．掌握创建、管理存储过程的方法。
3．掌握创建、管理触发器的方法。
二、实验内容
（1）完成下列操作
1．利用SQL Server Management Studio创建一个查询过程ProNum,查询每个班级中学生的人数，按班级号升序排列。
2．利用Transact-SQL语句创建一个带有参数的存储过程ProInsert,向score表插入一条选课记录，并查询该学生的姓名、选修的所有课程
名称、平时成绩和期末成绩。
3．利用Transact-SQL语句创建一个存储过程ProAvg，查询指定班级指定课程的平均分。班级号和课程名称由输入参数给定，计算出的平均
分通过输出参数返回。若该存储过程存在，则删除后重建。
4．利用SQL Server Management Studio创建一个AFTER触发器trigsex,当插入或修改student表中性别字段sex时，检查数据是否只为‘男’
或‘女’。
5．利用Transact-SQL语句创建一个AFTER数据库trigforeign,当向score表中插入或修改记录时，如果插入或修改的数据与student表
中数据部匹配，即没有对应的学号存在，则将此记录删除。
6．利用Transact-SQL语句创建一个AFTER触发器trigclassname，当向class表中插入或修改数据时，如果出现班级名称重复则回滚事务。
若该触发器存在，则删除后重建。
（2）完成实验报告
三、实验环境
SQL2005。
触发器及其应用
实验七 触发器及其应用
一、实验目的
1、了解触发器构成方法和工作原理。
2、熟悉各类触发器的功能和特性。
3、熟悉触发器之间相互转换的方法。
4、掌握和熟练的应用各种集成触发器。
5、学习简单时序逻辑电路的分析和检验方法。
二、实验原理
触发器是一个具有记忆功能的二进制信息存储器件，是组成时序电路的最基本单元，也是数字电路中另一种重要的单元电路，它在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路组成的触发器。按其逻辑功能分，有R-S 触发器，JK 触发器，D 触发器，T 触发器，T ˊ触发器等。
1、集成触发器 （1）集成D 触发器
在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为：Q n+1 = D ，输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
74LS74是上升沿触发的双D 触发器，其引脚排列见图3.7.1。74LS74的逻辑功能表见表3.7.1。
图3.7.1 74LS74引脚排列
注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变
Q n （Q n ）— 现态 Q n+1（Q n+1 ）— 次态 φ— 不定态 （2）集成JK 触发器
在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。双下降沿JK 触发器74LS112，在时钟脉冲CP 的后沿（负跳变）发生翻转，它具有置0、置1、计数和保持功能。74LS112引脚排列如图3.7.2。功能如表3.7.2所示。 JK 触发器的状态方程为n n n Q K Q J Q
Quartus实验讲义
数字电路与逻辑设计实验指导书
实验一Quartus软件的基本操作
一、实验内容
1．熟悉Quartus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）
2．用逻辑图和VHDL语言设计一个异或门。
二、电路要求
1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
2．预习报告内容有：
异或门的逻辑图；
用VHDL语言设计异或门；
3．实验结束前，要填写实验卡，将异或门的仿真波形画在实验卡上。
三、电路功能介绍
异或门（XOR）
用途：异或门是一种用途广泛的门电路。典型应用是作为加法器
的单元电路。
逻辑图
真值表
VHDL程序
数据流描述：
波形图
实验二素数检测器的设计与仿真
一、实验内容
用逻辑图和VHDL语言设计素数检测器。
二、电路要求
1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
2．预习报告内容有：
素数检测器的逻辑图；
用VHDL语言设计素数检测器，用尽量多的方法来描述；
3．实验结束前，要填写实验卡，将以上2种电路的仿真波形画在实验卡上。
三、电路功能介绍
对于4位输入组合N＝N3N2N1N0，当N＝1、2、3、5、7、11、1 3时该函数输出为1，其他情况输出为0”
逻辑图
四位素数检测器的标准和设计
四位素数检测器最小化后的设计
真值表
VHDL程序
参考教材
实验三三态门，OC门的设计与仿真
一、实验内容
1．用逻辑图和VHDL语言设计三态门，三态门的使能端对低电平有效。
2．用逻辑图和VHDL语言设计一个OC门（集电极开路门）。
二、电路要求
1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
实验七 示波器的使用
实验七示波器的使用
示波器是一种用途广泛的电子测量仪器，主要由示波管和复杂的电子线路组成。用它能直接观察电信号的波形，也能测定电压信号的幅度、周期和频率等参数。因此，一切可转化为电压信号的电学量和非电学量都可以用示波器来观察、测量。用双踪示波器还可以测量两
X 方式可以观察两个信号的垂直方向的合成。示波器是个信号之间的时间差或相位差。Y
电子工作者的重要工具。
一、实验目的
（1）了解示波器的主要结构和显示波形的基本原理。
（2）熟悉示波器和函数发生器各主要旋钮的作用和用法、掌握观察波形的调整步骤。
（3）用示波器粗略测量信号电压的频率和幅值。
（4）通过示波器观察李萨如图形，学会测量正弦振动频率的方法，
二、实验仪器
GOS-630FC型双踪示波器、CA1640P-20函数发生器。
三、实验原理
1.示波器的基本构造
示波器一般由示波管、衰减系统和放大系统、扫描、触发系统和电源供给系统组成。双踪示波器控制电路方框图如图3-25所示。为了适应各种测量的要求，示波器的电子线路是多样而复杂的，本书只对主要部分加以介绍。
（1）示波管。如图3-26所示，示波管主要包括电子枪、偏转系统和荧光屏三部分，全都密封在玻璃外壳内，里面抽成高真空。
①荧光屏：它是示波器的显示部分，当加速聚焦后的电子打到荧光屏上时，屏上涂的荧光物质就会发光，从而显示出电子束的位置。当电子束停止作用后，荧光剂的发光需经一定
y
y
图3-25 双踪示波器控制电路方框图
②电子枪。由灯丝、阴极、控制栅极、第一阳极、第二阳极五部分组成。灯丝通电后加热阴极，阴极是一个表面涂有氧化物的金属筒，被加热后发射电子。控制栅极是一个顶端有小孔的圆筒，套在阴极外面，它的电位比阴极低，对阴极发射出来的电子起控制作用。只有初速度较大的电子才能穿过栅极顶端的小孔然后在阳极加速下奔向荧光屏。第一阳极呈圆柱形（或圆形），有好几个间壁（中心穿有小孔），第一阳极上加有几百伏的电压，形成一个聚
实验七触发器功能测试与仿真
现代电子技术
实验报告
实验名称：
指导老师：
学生班级：
学生：
学生学号：
实验七触发器功能测试与仿真
一、实验目的
1、熟悉和掌握各触发器在Multsim10软件中所处的位置。
2、熟悉和掌握各触发器的作用及功能，以及它们的测试及仿真。
3、进一步熟悉Multisim软件。
二、实验设备
安装有Multsim10软件的个人电脑
三、实验容
1、基本RS触发器逻辑功能测试与仿真
2.5 V 数据如下：
数据分析：
基本RS触发器的特性方程：
2、JK触发器逻辑功能测试与仿真
JK触发器的逻辑功能表：
JK触发器的特性方程：
实验结果分析：
3、T触发器逻辑功能测试与仿真
T触发器的逻辑功能表：
T触发器的特性方程：
Q n+1 =T n Q+T Q n =T⊕Q n
实验结果分析：
当T=0时，J=K=0，触发器保持不变；当T=1时，J=K=1，每来一个CP脉冲，触发器翻转一次，实现了T触发器的逻辑功能。
4、D触发器逻辑功能测试与仿真
+
D触发器的特性方程：
Q n+1=D
实验结果分析：
D触发器是利用维持线和阻塞线，将触发器的触发器翻转控制在CP上升沿瞬间，触发器的输出只与CP上升沿瞬间D的信号有关。
5、T’触发器逻辑功能测试与仿真
T’触发器的逻辑功能表：
T’触发器的特性方程：
Q
Q n+1=n
实验结果分析：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验七、触发器
一、实验目的
（1）理解触发器的用途、类型和工作原理。
（2）掌握利用T-SQL语句创建和维护触发器的方法。（3）掌握利用SQL Server Management Studio创建、维护触发器的方法。
二、实验内容、
1、创建AFTER触发器
（1）创建一个在插入时触发的触发器sc_insert，当向SC表插入数据时，须确保插入的学号已在Student表中存在，并且还须确保插入课程号在Course表中存在；若不存在，则给出相应的提示信息，并取消插入操作，提示信息要求指明插入信息是学号不满足条件还是课程号不满足条件。（注：Student表与SC表的外键约束要先取消。）
（2）为Course表创建一个触发器Course_del，当删除了Course表中的一条课程信息时，同时将表SC中相应的学生选课记录也删除。
（3）在Course表中添加一个平均成绩avg_modify，当SC表中某学
生的成绩发生变化时，则Course表中的平均成绩也能及时相应发生改变。
（4）测试上述三个触发器。
2、创建INSERTED OF 触发器
（1）创建一视图student_view，包含学号、姓名、课程号、课程名、成绩等属性，在student_view上创建一个触发器grade_modify，当对student_view中的学生的成绩进行修改时，实际修改的是SC中的相应记录。
（2）在Student表中插入一个getcredit字段（记录学生所获学分的情况），创建一个触发器ins_credit，当更改（注：含插入时）SC表中的学生成绩时，如果新成绩大于等于60分，则该生可获得这门课的学分，如果新成绩小于60分，则该生未能获得这门课的学分。
（3）测试上述两个触发器。
3、使用T-SQL语句管理和维护触发器
（1）用系统存储过程sp_helptrigger查看触发器grade_modify的相关信息。
（2）使用sp_helptext查看触发器grade_modify中的定义内容。
（3）使用select语句查看触发器grade_modify的定义内容。
（4）用系统存储过程sp_depends查看触发器grade_modify的相关性（即该触发器涉及哪些基本表）。
（5）将sc_insert触发器改为instead of触发器，实现的功能不变。
（6）将触发器sc_insert删除。
4、使用SQL Server Management Studio管理触发器
（1）在SQL Server Management Studio中重新创建刚删除的触发器sc_insert。
（2）查看触发器sc_insert的内容。
（3）删除触发器sc_insert。