4.2-采样保持器

在选择电容时，容量大小要适宜，以保证 其时间常数适中，并选用泄漏小的电容。
综上所述:保持电容器电容量的大小它 不是一个定值,它可以在一定范围内取 值。其电容量的大小确定可以根据实践 经验通过实验来确定。 一般选100pF1000pF之间。电容选聚四氟乙烯电容或 聚苯乙烯电容，绝缘阻抗高，漏电流小。
C
t

源自文库
D
CH
ID包括采样保持中的缓冲放大器的输入电流和模拟 开关截止时的漏电流，电容内部的漏电流。
不用采样保持器：由式(3)知
1 f x n 2 0.78Hz 2 t c 2 12 2 25 * 106 1
加采样／保持器后，这样就变成在△t=tAP内，即在采样／保 持器的孔径时间内讨论系统可采集模拟信号的最高频率。考 虑对正弦信号采样，则在n位A／D转换器前加上采样／保持 器后，系统可采集的信号最高频率为 ：
§4.2 采样保持器
一、概述
1、采样频率与输入信号的频带之间的关系 2、采样保持器的功能
二、采样保持器的工作原理
1、采样保持器的两种结构及工作原理 2、分析保持电容CH的大小
三、采样保持器的主要性能参数 四、集成采样保持器
LF398
一、概述
1、采样频率与输入信号的频带之间的关系 无论A/D转换器的速度多快，A/D转换总需要时 间。由此产生两个问题，第一，在A/D转换期间， 输入的模拟信号发生变化，将会使A/D转换产生误 差，而且信号变化的快慢将影响误差的大小。为 了减小误差，需要保持采样信号不变。第二，A/D 转换器输出的数字量只能表明采样时刻的信号值， 通过采样使输入的连续信号变成离散信号。
一个n位的A／D转换器能表示的最大数 字是2n，设它的满量程电压为VFS，则它的 “量化单位”或最小有效位LSB所代表的电 压 U=VFS／2n。要保证A／D转换的精度，就必 须确保A／D转换过程中输入的模拟信号的 变化量不得大于LSB/2。在数据采集系统 中，如果模拟信号不经过采样／保持器而 直接输入A／D转换器，那么，系统允许该 模拟信号的变化率就得降低。
四、集成采样保持器
集成采样保持器将采样电路、保持器制作在 一个芯片上，保持电容外接，由用户选用。电容 的大小与采样频率及要求的采样精度有关。 集成采样保持器分三类：
1、用于通用目的的芯片， 如AD583K,AD582,LF398； 2、高速芯片，如THS-0025,THC-0300等； 3、高分辨率芯片，如SHA1144等。 现以LF398为例作介绍。
AD582实用电路（一）
增益为1，输出不反相的连接线路
AD582实用电路二是输出不反相电路，电路增益可由 外接电阻来选择，增益K=(1十RF／R1)。
AD582是反馈型采样／保持器，当精度 要求不太高(±0．1％)而速度要求较高时，可 选CH=100pF，这时的捕捉时间tAC≤6μs。 当精度要求较高(±0．015%)时，为减小 馈送的影响和减缓保持电压的下降，应取 CH=1000pF。
fx 1 2 n 2 t AP
fx
1 2n 2 t AP

1 388.562Hz 12 2 9 2 50* 10
使用采样／保持器后，系统能对频率不高于388.562Hz 正弦信 号进行采样，使系统可采集的信号频率提高了许多倍，大大改 善了系统的采样速率。结论：孔径时间tAP一般远远小于A／D 转换器的转换时间tCONV，所以，加上采样／保持器后的系统可 采集的信号最高频率要大于未加采样／保持器的系统。
控制电压UK (控制端8和7之间电压)为 TTL 电平，7端接数字地，当8端为高电平 (UK>1.4V)时，LF398 处于跟踪状态，当 UK负跳变(从“1”变为“0”)时，LF398转 向 保持状态。高电平采样；低电平保持。
2、采样保持器的功能
在A/D转换开始时将输入信号的电平 保持住，以保证在A/D转换期间，A/D转 换器的输入不变化。 而在A/D转换结束后又能跟踪输入信号 的变化，以保证下次A/D转换时，输入 A/D转换器的是新的采样时刻的输入信号 电压。
3、采样保持器的两个工作状态
采样保持器是一种用逻辑电平控制其工作状态 的器件，具有两个稳定的工作状态。 采样状态：在此期间它尽可能快的接收模拟输入 信号，并精确地跟踪模拟输入信号的变化，一 直到接到保持指令为止； 保持状态：对接收到保持指令前一瞬间的模拟信 号进行采样。
三、采样保持器的主要性能参数
1、捕获时间tAC（Acquisition Time） 捕获时间是从采样开始到采样保持器的输出电压达到精度 指标（与被测电压的误差在0.01%~0.1%范围之内）所需的时 间。 2、 孔径时间tAP （Aperture Time） 从发出保持命令到保持开关真正断开所需的时间，保持电 容只有在tAP时间后才开始起保持作用。 3、 保持建立时间tS （Hold Mode Settling Time） 采样保持器进入保持状态后，需要经过保持建立时间tS， 输出才能达到稳定。因此转换时间早于tS会产生误差。
dt V tan tc
dV X 1 1 VFS V ( ) max tc LSB dt 2 2 2n
tan
dVx
模拟信号进行A/D转换时，从启动转换到 转换结束输出数字量，需要一定的转换时间。 在这个转换时间内，模拟信号要基本保持不 变。否则转换精度没有保证，特别当输入信 号频率较高时，会造成很大的转换误差。为 了解决这个问题，需要在A/D转换开始时将输 入信号的电平保持住，而在A/D转换结束后又 能跟踪输入信号的变化。能完成这种功能的 器件叫采样保持器。采样保持器在保持阶段 相当于“模拟信号存储器”。
二、采样保持器的工作原理
1、采样保持器的两种结构及工作原理
串联型采样保持器电路原理图
反馈型采样保持器电路原理图
2、分析保持电容CH 的大小
由于采样保持电路可以做成集成芯片,而电容 器是外接元件,所以选择电容器的大小很重要。 电容CH对采样／保持的精度有很大的影响，如 果电容值过大，则其时间常数大，当模拟信号频率 高时，由于电容充放电时间长，将会影响电容对输 入信号的跟踪特性，而且在跟踪的瞬间，电容两端 的电压会与输入信号电压有一定的误差。而当处于 保持状态时，如果电容的漏电流太大，负载的内阻 太小，都会引起保持信号电平的变化。
LF398
1脚：V+ ； 2脚：接1K电阻，调节漂移电压； 3脚：VIN 4脚：V- ， 5脚 ：VOUT ； 6脚：接保持电容CH； 7脚和8脚 是两个控制端， 控制开关的通断。7脚接参考电压， 8脚接控制信号。 LF398也是反馈型采样／保持器。
主要特性： 1）具有较低的捕捉时间。外接电容CH=100pF采集时间 是6μs，可满足8位A／D要求；若CH=1000pF，采集时间为 25μs，可满足12位A／D要求。 2）输入阻抗Ri＝30M欧，输出阻抗（保持状态） Ro=12Ω 3）供电电源±Vs在±9V～±18V范围内选择，输入信 号电压可达电源电压±Vs，可适用于12位模数转换电路。 4）模拟地与数字地相互隔离，从而具有较强的抗干扰 能力。 5）具有差动的逻辑控制输入端IN＋、IN-，当IN＋端相 对IN-端的电压在-6V～0．8V时，电路处于采样状态；IN+ 偏置为+2V～Vs时，处于保持状态。
1、AD582
1脚：同相输入端，2 脚：空；
3脚和4脚接直流调零电位器； 5脚 ：负电源 6脚和8脚之间接保持电容； 7脚 ：空；
8脚：输出端；
9脚：是反相输入端； 10脚 ：正电源； 11脚和12脚：逻辑控制端; 13、14脚：空；
AD582的特点： 1）±9V~±18V供电，典型工作电压是±15V，输入 信号可达电源电压可适用于12位A/D转换器。 2）有较高的输入阻抗，约30M欧姆； 3）有较短的信号捕捉时间，最短达6μs。该时间与所 选择的保持电容有关，电容值越大，捕捉时间越 长，它影响采样频率。
4、 孔径抖动tAJ （Aperture Jitter ） 孔径抖动亦称孔径不确定度，表示tAP的变化范 围。tAJ一般比tAP小1/2到1个数量级。 5、 衰减率 (Droop Rate) 保持状态下，由于保持电容的漏电流和其他杂 散电流，引起保持电压的衰减，衰减率反映了采样 保持器的输出值在保持期间的变化。衰减率用下式 计算。 U I
4）具有相互隔开的模拟地、数字地，从而提高了抗干
扰能力。
5）模拟开关由差动的逻辑输入端L+ 和L-控制， U（L+ - L-) 在-6V～0.8V时，AD582处于采样模式，
U（L+ - L-) 在+2V～ +VS之间时，处于保持模式。
低电平采样；高电平保持。
6) AD582可与任何独立的运算放大器连接，以控制增 益或频率响应，以及提供反相信号等。