中断结构图
合集下载
第5章-MCS-51单片机中断系统-PPT
CPU在每一个机器周期得S5P2期间对P3、 3引脚采样,若P3、3为低电平,则使IE1置1,否 则IE1清0。
5、2、2 MCS-51单片机得中断源
IT1=1,外中断1为下降沿触发 采样:CPU在每一个机器周期得S5P2期间 对P3、3引脚采样,若上一个机器周期检测为 高电平,紧挨着得下一个机器周期为低电平,则 使IE1置1。 IT0:外中断0触发方式控制位。
CPU主要就是通过标志寄存器、控制 寄存器、优先级寄存器对中断源进行管
5、2、2 MCS-51单片机得中断源
(1)与中断标志相关得SFR
主要有:定时器/计数器T0、T1控制寄 存器TCON
串行口控制寄存器SCON 定时器/计数器2控制寄存器T2CON(第 6章介绍) (2)中断控制寄存器:TCON、IE (3)中断优先级寄存器:IP
DMA释放总线:当一批数据传送后, DMA控制器再向CPU发出“结束总线请 求”,CPU响应请求,收回总线使用权。
DMA方式速度高、效率高,可以与CPU 并行工作。
5、1、2 中断得相关概念
1、中断得概念
CPU在正常运行得时候, 外部或者内部发生了请求 CPU迅速去处理得事件,CPU 暂时中断当前得程序,去处理 所发生得事件,处理完事件后, 再返回到原来被中断得程序 继续运行。此过程称为中断。
图5-3 定时器得控制寄存器
TCON可位寻址。复位后TCON=00H。 TF1(TCON、7):T1溢出标志位
当T1计满溢出时,由内部硬件置位; 中断响应后自动清 0。
5、2、2 MCS-51单片机得中断源
TF0:T0溢出标志位 功能同TF1。
IT1:外中断1触发方式设置位 IT1=0,外中断1为低电平触发
5、1、1 微机得输入/输出方式
5、2、2 MCS-51单片机得中断源
IT1=1,外中断1为下降沿触发 采样:CPU在每一个机器周期得S5P2期间 对P3、3引脚采样,若上一个机器周期检测为 高电平,紧挨着得下一个机器周期为低电平,则 使IE1置1。 IT0:外中断0触发方式控制位。
CPU主要就是通过标志寄存器、控制 寄存器、优先级寄存器对中断源进行管
5、2、2 MCS-51单片机得中断源
(1)与中断标志相关得SFR
主要有:定时器/计数器T0、T1控制寄 存器TCON
串行口控制寄存器SCON 定时器/计数器2控制寄存器T2CON(第 6章介绍) (2)中断控制寄存器:TCON、IE (3)中断优先级寄存器:IP
DMA释放总线:当一批数据传送后, DMA控制器再向CPU发出“结束总线请 求”,CPU响应请求,收回总线使用权。
DMA方式速度高、效率高,可以与CPU 并行工作。
5、1、2 中断得相关概念
1、中断得概念
CPU在正常运行得时候, 外部或者内部发生了请求 CPU迅速去处理得事件,CPU 暂时中断当前得程序,去处理 所发生得事件,处理完事件后, 再返回到原来被中断得程序 继续运行。此过程称为中断。
图5-3 定时器得控制寄存器
TCON可位寻址。复位后TCON=00H。 TF1(TCON、7):T1溢出标志位
当T1计满溢出时,由内部硬件置位; 中断响应后自动清 0。
5、2、2 MCS-51单片机得中断源
TF0:T0溢出标志位 功能同TF1。
IT1:外中断1触发方式设置位 IT1=0,外中断1为低电平触发
5、1、1 微机得输入/输出方式
中断系统 计算机原理
每个中断类型码对应1种中断类型，也对应4字节的中断服务程序 入口地址(段地址:偏移量)，中断服务程序入口地址又称中断向量。 2. 非屏蔽中断— 输入为NMI引脚，上升沿有效，不受IF控制 中断类型码为2，该中断一般用于非常事件。PC/XT机中用于系
统板上RAM奇偶错，I/O通道奇偶错和8087异常中断。
中断屏蔽寄存器
（IMR）
计算机原理讲义
8259内部结构说明
※ 内部结构说明 IRR — 中断请求寄存器，保存 8个输入端IR0~IR7的中断申请状态，输入可 高电平有效，也可上升沿有效； ISR — 中断服务寄存器，保存CPU正在处理的中断请求； IMR — 中断屏蔽寄存器，对中断申请进行屏蔽控制；
操作命令寄存器组： OCW1~OCW3 INT 中断申请输出，高电平有效，可连接8086 INTR引脚 /INTA 中断响应输入，接收8086发出的中断响应信号，有效时8259应输 出中断类型码
计算机原理讲义
※ 内部结构说明
D7~D0 双向三态数据线，传送数据 /RD 读信号，低电平有效
CS WR RD /CS 片选信号，低有效，给8259分配地 D7 D6 址 D5 D4 A0 用于选择8259内部不同的寄存器。 D3 D2 CAS2~CAS0 级联信号线，当8259为主 D1 D0 片时为输出，从片时为输入 CAS0 CAS1 SP/EN 在非缓冲工作方式时，用作输入， GND
计算机原理讲义
8086 中断结构
二. 软件中断
1. 除法溢出中断（ DIV和IDIV）（INT 0）
若除数为0或商超过寄存器所能表达的范围，则产生类型为0的软件中断
2. 单步中断 （INT 1） 若TF=1，则CPU每执行完一条指令后便产生类型码为1的软件中断 3. 执行 INT 指令引起的中断 （INT n） 执行INT n指令则会引起中断类型码为n的软件中断 4. 执行 INTO 指令引起的中断（INT 4） 若OF=1，则指令INTO引起中断类型码为4的软件中断
统板上RAM奇偶错，I/O通道奇偶错和8087异常中断。
中断屏蔽寄存器
（IMR）
计算机原理讲义
8259内部结构说明
※ 内部结构说明 IRR — 中断请求寄存器，保存 8个输入端IR0~IR7的中断申请状态，输入可 高电平有效，也可上升沿有效； ISR — 中断服务寄存器，保存CPU正在处理的中断请求； IMR — 中断屏蔽寄存器，对中断申请进行屏蔽控制；
操作命令寄存器组： OCW1~OCW3 INT 中断申请输出，高电平有效，可连接8086 INTR引脚 /INTA 中断响应输入，接收8086发出的中断响应信号，有效时8259应输 出中断类型码
计算机原理讲义
※ 内部结构说明
D7~D0 双向三态数据线，传送数据 /RD 读信号，低电平有效
CS WR RD /CS 片选信号，低有效，给8259分配地 D7 D6 址 D5 D4 A0 用于选择8259内部不同的寄存器。 D3 D2 CAS2~CAS0 级联信号线，当8259为主 D1 D0 片时为输出，从片时为输入 CAS0 CAS1 SP/EN 在非缓冲工作方式时，用作输入， GND
计算机原理讲义
8086 中断结构
二. 软件中断
1. 除法溢出中断（ DIV和IDIV）（INT 0）
若除数为0或商超过寄存器所能表达的范围，则产生类型为0的软件中断
2. 单步中断 （INT 1） 若TF=1，则CPU每执行完一条指令后便产生类型码为1的软件中断 3. 执行 INT 指令引起的中断 （INT n） 执行INT n指令则会引起中断类型码为n的软件中断 4. 执行 INTO 指令引起的中断（INT 4） 若OF=1，则指令INTO引起中断类型码为4的软件中断
第3章MCS-51单片机的中断系统
某人看书执行主程序日常事务电话铃响中断信号int0中断请求暂停看书暂停执行主程序中断响应书中作记号当前pc入栈保护断点电话谈话执行io程序中断服务继续看书返回主程序中断返回执行主程序主程序继续执行主程序断点中断请求中断响应执行中断处理程序中断返回中断与转子的区别中断是随机的转子事先编程决定断点
3.3 MCS-51的中断系统 的中断系统
4、中断响应过程 、 关中断：屏蔽其它中断请求信号。 关中断：屏蔽其它中断请求信号。 保护断点：将断点地址压入堆栈保存，即当前 值入栈 值入栈。 保护断点：将断点地址压入堆栈保存，即当前PC值入栈。 寻找中断源：中断服务程序入口地址送 ，转入中断服务。 寻找中断源：中断服务程序入口地址送PC，转入中断服务。 保护现场：将中断服务程序使用的所有寄存器内容入栈。 保护现场：将中断服务程序使用的所有寄存器内容入栈。 中断处理：执行中断源所要求的程序段。 中断处理：执行中断源所要求的程序段。 恢复现场：恢复被使用寄存器的原有内容。 恢复现场：恢复被使用寄存器的原有内容。 开中断：允许接受其它中断请求信号。 开中断：允许接受其它中断请求信号。 中断返回：执行 指令， 中断返回：执行RETI指令，栈顶内容 指令 栈顶内容→PC，程序跳转回断点。 ，程序跳转回断点。
当前PC入栈 书中作记号 当前 入栈
主程序 执行主程序 中断请求 断点 继续执行主程序 中断返回 执行中断 处理程序 中断响应
中断与转子的区别 中断是随机的， 中断是随机的，转子事先编程决定
3.3.1 中断的定义 2、几个术语 、 主程序：原来正常运行的程序称为主程序。 主程序：原来正常运行的程序称为主程序。 断点: 主程序被断开的位置（或地址）称为“断点” 断点 主程序被断开的位置（或地址）称为“断点”。 中断源:引起中断的原因，或发出中断申请的来源。 中断源 引起中断的原因，或发出中断申请的来源。 引起中断的原因 中断请求:中断源要求服务的请求称为“中断请求” 中断请求 中断源要求服务的请求称为“中断请求” 。 中断源要求服务的请求称为 中断响应： 终止当前执行的程序， 中断响应：CPU终止当前执行的程序，去执行相应中断源 终止当前执行的程序 的中断请求。 的中断请求。 中断服务或中断处理程序： 中断服务或中断处理程序： “中断”之后所执行的相应的处理程序。 中断”之后所执行的相应的处理程序。 中断系统：能够实现中断处理功能的部件。 中断系统：能够实现中断处理功能的部件。
3.3 MCS-51的中断系统 的中断系统
4、中断响应过程 、 关中断：屏蔽其它中断请求信号。 关中断：屏蔽其它中断请求信号。 保护断点：将断点地址压入堆栈保存，即当前 值入栈 值入栈。 保护断点：将断点地址压入堆栈保存，即当前PC值入栈。 寻找中断源：中断服务程序入口地址送 ，转入中断服务。 寻找中断源：中断服务程序入口地址送PC，转入中断服务。 保护现场：将中断服务程序使用的所有寄存器内容入栈。 保护现场：将中断服务程序使用的所有寄存器内容入栈。 中断处理：执行中断源所要求的程序段。 中断处理：执行中断源所要求的程序段。 恢复现场：恢复被使用寄存器的原有内容。 恢复现场：恢复被使用寄存器的原有内容。 开中断：允许接受其它中断请求信号。 开中断：允许接受其它中断请求信号。 中断返回：执行 指令， 中断返回：执行RETI指令，栈顶内容 指令 栈顶内容→PC，程序跳转回断点。 ，程序跳转回断点。
当前PC入栈 书中作记号 当前 入栈
主程序 执行主程序 中断请求 断点 继续执行主程序 中断返回 执行中断 处理程序 中断响应
中断与转子的区别 中断是随机的， 中断是随机的，转子事先编程决定
3.3.1 中断的定义 2、几个术语 、 主程序：原来正常运行的程序称为主程序。 主程序：原来正常运行的程序称为主程序。 断点: 主程序被断开的位置（或地址）称为“断点” 断点 主程序被断开的位置（或地址）称为“断点”。 中断源:引起中断的原因，或发出中断申请的来源。 中断源 引起中断的原因，或发出中断申请的来源。 引起中断的原因 中断请求:中断源要求服务的请求称为“中断请求” 中断请求 中断源要求服务的请求称为“中断请求” 。 中断源要求服务的请求称为 中断响应： 终止当前执行的程序， 中断响应：CPU终止当前执行的程序，去执行相应中断源 终止当前执行的程序 的中断请求。 的中断请求。 中断服务或中断处理程序： 中断服务或中断处理程序： “中断”之后所执行的相应的处理程序。 中断”之后所执行的相应的处理程序。 中断系统：能够实现中断处理功能的部件。 中断系统：能够实现中断处理功能的部件。
中断技术是计算机中重要的技术之一,它既和硬件有关,又和软件有关正
89S51中断系统主要由几个与中断有关的特殊功
能寄存器、中断入口、顺序查询逻辑电路等组成。
89S51的中断系统结构框图示于图8-3。如图所示， 与中断有关的特殊功能寄存器有4个，分别为中断源 寄存器（即专用寄存器TCON、SCON的相关位）、 中断允许控制寄存器IE和中优先级，即可实现二级中 断嵌套。5个中断源的排列顺序由中断有限级控制寄 存器IP和顺序查询逻辑电路（图中的硬件查询）共同 决定。5个中断源对应5个固定的中断入口地址，亦称 矢量地址。
2、实现是实时处理
在实时控制中，现场的各个参数、信息是随时间和现场情况 不断变化的。有了中断功能，外界的这些变化量可根据要求， 随时向CPU发出中断请求，要求CPU及时处理，CPU就可以马 上响应（若中断响应条件满足）。这样的及时处理在查询方式 下是做不到的。
3、故障处理
计算机在运行过程中，出现一些事先无法预料的故障是难 免的，如电源突跳，在储出错，运算溢出等。有了中断功能， 计算机就能自行处理，而不必停机处理。
序事先却无法确知，因为“中断”的发生是由外部 的
因素决定的，程序中无法事先安排调用指令，因而 调用中断服务程序的过程是由硬件自动完成的。
8.1.2 引进中断技术的优点
计算机引进中断技术之后主要有如下优点：
1、分时操作
有了中断功能就解决了快速的CPU与慢速的外设之间的矛 盾。可以使CPU和外设同时工作。CPU在启动外设工作后，继 续执行主程序，同时外设也在工作，每当外设做完一件事，就 发出中断申请，请求CPU中断它正在执行的程序，转去执行中 断服务程序（一般情况是处理输入输出数据），中断处理完之 后，CPU恢复执行主程序，外设仍继续工作。这样CPU可以命 令多个外设同时工作，从而大大提高了CPU的利用率。
第五章 中断系统
四、中断系统的功能 一般来说，一个中断系统具有以下功能： (一)实现中断及返回 当某中断源发出中断请求后，CPU应决定是否响应这个中断请求，如当前正 在执行更重要的工作可暂时不响应中断，若响应这个中断请求，CPU在当前指令 执行完后，就要保护断点地址和现场(即下条指令地址和相关寄存器内容)，以便 执行完中断服务程序后能正确返回原处执行，然后转到需要处理的中断服务程序 的人口地址，去执行中断服务程序，当中断服务程序执行完毕再恢复现场和断点 ，去继续执行主程序。 (二)实现优先级排队 当计算机带有多个中断源时，可能会出现两个或两个以上中断源同时向CPU提 出中断请求的情况。这时CPU应能够根据事先确定的中断源的优先级别来先响应 高优先级的中断 并为它服务，然后再响应较低优先级的中断请求。 (三)实现中断嵌套 当CPU正在响应某一中断源的中断请求时，又有新的中断源发出请求，如果 新的请求的优先级别高于正在执行的中断源的优先级，则CPU暂停现行的服务程 序，转去执行更高级别的中断源的服务程序，执行完毕后再回到被中断的较低中 断源的服务程序继续执行，即实现了中断嵌套。若新的中断源的优先级别低于或 是等于正执行的中断源，则CPU不响应这个请求，直到正在处理的中断服务程序 执行完毕后，才去处理新的中断请求。
三、中断的分类 按中断产生的位置，中断可分为： (1)外部中断，或称外部硬件实时中断，它是由外部送到CPU的某一特定引脚 上产生的。 (2)内部中断，或称软件指令中断，是为了处理程序运行过程中发生的一些意 外情况或调试程序方便而提供的中断。 按接受中断的方式，中断可分为： (1)可屏蔽中断，可以通过指令使CPU根据具体情况决定是否接受中断请求。 (2)非屏蔽中断，只要中断源提出请求，CPU就必须响应，主要用于一些紧急 情况的处理，如掉电等。 以上从不同的角度对中断进行了分类，对于某一种类型的计算机可能只具备 其中的某几种方式，例如MCS—51就不具备非屏蔽中断方式。
《单片机中断系统》PPT课件
在中断系统中，高优先级的中断请求能中断正在进行 的较低级的中断源处理。 中断系统
能实现中断功能并能对中断进行管理的硬件和软件称 为中断系统。
本章将讨论MCS51系列单片机的中断系统。
a
3
中断请求是在执行程序的过程中的随机发生的，中断系
统要解决的问题是：
1）CPU在不断的执行指令中，是如何检测到随机发生
中断服务程序 入口 0003H
0013H
000BH
001BH
002BH
0023H
6
(1)中断的允许和禁止——中断控制寄存器IE IE寄存器的各位对应相应的中断源，如果允许该中断
源中断则该位置1，禁止中断则该位0 。
EA
- ET2
ES
ET1
EX1 ET0 EX0
中断总 不 控允/禁 用
T2 允/禁
串行口 允/禁
的中断请求？
2）如何使中断的双方（CPU方和中断源方）均能人为
控制，允许中断或禁止中断。
3）由于中断产生的随机性，不可能在程序中安排调子
程序指令或转移指令，那么如何实现正确的转移，以便为
该中断源服务呢？
4）中断源有多个，而CPU只有一个，当有多个中断源
同时有中断请求时，用户怎么控制 CPU 按照自己的需要安
ET1
1 ES
1 ET2 EA
源允许 总允a许
IP PX0 1
0
PT0 1 0
PX1 1 0
PT1 1 0
PS 1 0
PT2 1 0
优先级
高
自
级
然
中
优
断
先
请
级
求
矢量地址
PC
硬件查询
能实现中断功能并能对中断进行管理的硬件和软件称 为中断系统。
本章将讨论MCS51系列单片机的中断系统。
a
3
中断请求是在执行程序的过程中的随机发生的，中断系
统要解决的问题是：
1）CPU在不断的执行指令中，是如何检测到随机发生
中断服务程序 入口 0003H
0013H
000BH
001BH
002BH
0023H
6
(1)中断的允许和禁止——中断控制寄存器IE IE寄存器的各位对应相应的中断源，如果允许该中断
源中断则该位置1，禁止中断则该位0 。
EA
- ET2
ES
ET1
EX1 ET0 EX0
中断总 不 控允/禁 用
T2 允/禁
串行口 允/禁
的中断请求？
2）如何使中断的双方（CPU方和中断源方）均能人为
控制，允许中断或禁止中断。
3）由于中断产生的随机性，不可能在程序中安排调子
程序指令或转移指令，那么如何实现正确的转移，以便为
该中断源服务呢？
4）中断源有多个，而CPU只有一个，当有多个中断源
同时有中断请求时，用户怎么控制 CPU 按照自己的需要安
ET1
1 ES
1 ET2 EA
源允许 总允a许
IP PX0 1
0
PT0 1 0
PX1 1 0
PT1 1 0
PS 1 0
PT2 1 0
优先级
高
自
级
然
中
优
断
先
请
级
求
矢量地址
PC
硬件查询
c51单片机中断详解
响应中断请求的条件
一、一个中断请求被响应，需满足以下 必要条件：
（1）IE寄存器中的中断总允许位EA=1。
（2）该中断源发出中断请求，即该中断源对应 的中 断请求标志为“1”。
（3）该中断源的中断允许位=1，即该中断没有 被屏蔽。
（4）无同级或更高级中断正在被服务。
二、中断响应的主要过程
中断源
或者用： MOV 0A8H，#8AH ；A8H为IE寄存器 字节地址
三、中断优先级寄存器IP 两个中断优先级，可实现两级中断 嵌套。如图所示：
每个中断源的中断优先级都是 由中断优先级寄存器IP中的相应位 的状态来控制的。 中断优先级寄存器IP，其字节地址 为B8H。
IP各个位的含义： （1）PS——串行口中断优先级
控制位 1：高优先级中断； 0：低优先级中断。
（2）PT1——定时器T1中断优先级控制位 1：高优先级中断； 0：低优先级中断。
（3）PX1——外部中断1中断优先级控制位 1：高优先级中断； 0：低优先级中断。
（4）PT0——定时器T0中断优先级控制位 1：高优先级中断； 0：低优先级中断。
（5）PX0——外部中断0中断优先级控制位 1：高优先级中断； 0：低优先级中断。
地址是固定的，不能改动。
例
三、中断处理 编写中断中断服务程序即可
四、中断返回
▪中断返回由专门的中断返回指令 RETI来实现。
五、中断请求的撤消 2．外部中断请求的撤消 （1）跳沿方式外部中断请求的撤消 是自动撤消的。 （2）电平方式外部中断请求的撤消。
六、外部中断的响应时间 外部中断的最短的响应时间为3
二、中断允许控制
中断允许控制寄存器IE
CPU对中断源的开放或屏蔽，由片内 的中断允许寄存器IE控制（两级控制）。 字节地址为A8H，可位寻址。格式如下：
微机原理-05 中断
P1.3
绿灯
SJMP DDD
P3.2
3.如果想通过中断方式实现上述功能，软件怎样编程序? 仿前 例。
ORG 0000H
+5V
AJMP MAIN
P1.0
红灯
ORG 0003H
P1.1
红灯
AJMP INT
ORG 0050H
P1.2
绿灯
MAIN: MOV SP,#60H
P1.3
绿灯
MOV IE,#1000 0001B;
• 若ITi＝0（电平触发），则输入到INTi 的外部中断源必须保持低电平有效，直到该 中断被响应。同时在中断返回前必须使电平 变高，否则将会再次产生中断。
SCON－串行口控制寄存器（98H）
位地址 9F 9E 9D 9C 9B 9A 99 98
SCON
TI RI
发送中断标志
接收中断标志
一帧数据发送完毕置“1”TI，请求CPU发送下一帧 一帧数据接收完毕置“1”RI，请求CPU取走数据
§5.1.2 查询传送方式（条件传送）
通过查询外设的状态信息，确信外设已处于“准备好”， 计算机才发出访问外设的指令，实现数据的传送。
状态信息：一般为1位二进制码。
输入时，需要查询外设的输入数据是否准备好；
输出时，要查询外设是否把上一次CPU输出的数据处理完毕。
查询方式程序流程图
优点：通用性好，可以用于各类
…………… ORG 0080H PH:PUSH PSW PUSH A SETB P3.0 ACALL DELAY1S CLEAR P3.0 ANL P1,#0BFH；撤申请 ORL P1,#40H POP A POP PSW RETI END
当发送和接收中任何一个标志被置位时，都可以向CPU提出 申请。必须在中断服务程序中判断，并由软件将RI和TI标志位 清0。
《单片机原理与技术》课件第7章-中断
1．定时器/计数器控制寄存器TCON
位7
位6
位5
位4
位3
位2
位1
位0
TF1
TR1
TF0
TR0
IE1
IT1
IE0
IT0
IT0：外部中断INT0触发方式选择 位。可由用户用软件选择。 • IT0=1：设定外部中断引脚信号为下降 沿触发方式。 •
IT1：外部中断INT1触发方式选择 位，其功能类似于IT0。 • IE0：外部中断INT0触发有效标志 位。 • IE1：外部中断INT1触发有效标志 位，其功能类似于IE0。 •
•
定时器0与定时器1标志为TF0与TF1， 在定时器溢出周期的S5P2设置。然后其值 在下一周期由电路查询。然而，定时器2标 志TF2是在S2P2设置且在定时器溢出的同 一周期内被查询。 Nhomakorabea•
若请求有效且响应的条件正确，至请 求的服务例程的硬件子例程调用将是下一 条要执行的指令。CALL自己需要两个周期。 因此，在外部中断请求的激活与服务例程 的第一条指令的执行开始之间，至少需要3 个完整的机器周期。图7-9所示为中断响应 时序。
图7-4 中断响应、服务及返回流程图
7.3 80C51中的中断结构
7.3.1 中断启用
图7-5 MCS-51中断源
图7-6 80C51中的IE（中断启用）寄存器
7.3.2
中断优先权
图7-7 80C51中的IP（中断优先级）寄存器
7.3.3
•
中断如何处理
在操作中，所有中断标志在每个机器 周期的S5P2期间被采样。在下一个机器周 期期间查询采样。若找到一启用的中断的 标志已设置，中断系统生成一LCALL至在 程序存储器中的适当单元，至中断服务例 程的LCALL的生成，由以下3个条件中的任 一个阻断：
8259A中断控制器
– 如果进入的中断申请比 ISR 中记录的中断优先级高， » 则通过 8259A 的 INT 引脚向 CPU发出中断请求信号； – 如果进入的中断申请不比 ISR 中记录的中断优先级高， » 同级或低级，则不向 CPU 发中断请求信号。
① 中断申请寄存器IRR 锁存外部的中断申请。 • 若 IR0~IR7 引脚上有中断申请，则将 IRR 相应位置1
(1) 处理外设中断申请，决定是否向 处理外设中断申请，决定是否向CPU发中断申请信号 发中断申请信号 ① 中断申请寄存器IRR 锁存外部的中断申请。 • 若 IR0~IR7 引脚上有中断申请，则将 IRR 相应位置1 ② 中断屏蔽寄存器 IMR 决定 IRR 中的中断申请 是否进入优先级裁决器 PR。 • IMR对应位为 0，允许中断申请进入优先级裁决器，
第二个 中断响应周期 T1 T2 T3 T4
向量类型
三、8088CPU的中断优先权 8088CPU的中断优先权
• 优先级 • 高
• 非屏蔽中断 • 可屏蔽中断
低
• 内中断 ( 除零，INT 指令，断点，INTO指令 )
•
低
内中断( 单步 )
当有多个中断源同时产生中断申请时， 当有多个中断源同时产生中断申请时， CPU先响应优先权最高的中断源，再 先响应优先权最高的中断源， 先响应优先权最高的中断源 响应优先级较低的中断源。 响应优先级较低的中断源。
– ISR中的某位为1，表示CPU正在响应此级中断， » 即正在执行此中断源的中断子程； – ISR中的某位为 0，表示CPU没有或已响应完此级中断， » 即不在执行此中断源的中断子程 总线 D0 ~ D7 A0 A5 ~ A9 IOR IOW INTA INTR 片 选 CS 译 码 RD WR INTA INT 数据线 A0 D0 ~ D7
单片机基础(第3版)——第5章
(1)编制主程序
第一部分：主程序初始化 此部分必须编写
功能：
用于设置堆栈位置； 定义触发方式（低电平触发或脉冲下降沿触发） 对IE和IP赋值等； 第二部分：须由主程序完成的其它功能。
1．中断系统的程序编制
(2)选择中断服务程序的入口地址。 (3)编制中断服务程序。
即明确中断服务程 序的起始位置
DJNZ R6,D2 DJNZ R5,D1 RET INT0: PUSH PSW ;保护PSW,ACC值 PUSH ACC MOV A,#00H ；使8个LED全亮 MOV R2,#6 ；闪烁3次（全亮全灭各3次） L4：MOV P1,A ；A值送出 LCALL DELAY ；延时0.2秒 CPL A ；A值取反 DJNZ R2，L4 ；闪烁3次？ POP ACC ；恢复保护的A值 POP PSW ；恢复保护的PSW值 RETI ；返回主程序 END
４.3定时／计数器
1. 日常生活中定时、计数的例子： 2 . 单片机应用系统中定时计数的需求：
如用单片机控制的打铃器、空调的定时开关、啤酒自 动生产线上对酒瓶的计数装置等。 3 . 80C51单片机片内的定时/计数器： 两个１６位可编程的定时／计数器：T0和T1，都能定 时和对外部事件进行计数。 此外，T1还可以作为串行接口的波特率发生器。
说明：此时串口的优先级高于外部中断0的优先级
答案：
此时CPU按自然优先级顺序确定该响应哪个
中断请求。
如果几个同级别的中断 源同时申请中断，CPU 如何响应？
注意： 自然优先级由硬件决定，用户不能更改。 排列见表4－2
表4－2
中断入口地址及自然优先级
3．定时/计数器及外部中断控制寄存器TCON • 功能：
3.中断系统
第一部分：主程序初始化 此部分必须编写
功能：
用于设置堆栈位置； 定义触发方式（低电平触发或脉冲下降沿触发） 对IE和IP赋值等； 第二部分：须由主程序完成的其它功能。
1．中断系统的程序编制
(2)选择中断服务程序的入口地址。 (3)编制中断服务程序。
即明确中断服务程 序的起始位置
DJNZ R6,D2 DJNZ R5,D1 RET INT0: PUSH PSW ;保护PSW,ACC值 PUSH ACC MOV A,#00H ；使8个LED全亮 MOV R2,#6 ；闪烁3次（全亮全灭各3次） L4：MOV P1,A ；A值送出 LCALL DELAY ；延时0.2秒 CPL A ；A值取反 DJNZ R2，L4 ；闪烁3次？ POP ACC ；恢复保护的A值 POP PSW ；恢复保护的PSW值 RETI ；返回主程序 END
４.3定时／计数器
1. 日常生活中定时、计数的例子： 2 . 单片机应用系统中定时计数的需求：
如用单片机控制的打铃器、空调的定时开关、啤酒自 动生产线上对酒瓶的计数装置等。 3 . 80C51单片机片内的定时/计数器： 两个１６位可编程的定时／计数器：T0和T1，都能定 时和对外部事件进行计数。 此外，T1还可以作为串行接口的波特率发生器。
说明：此时串口的优先级高于外部中断0的优先级
答案：
此时CPU按自然优先级顺序确定该响应哪个
中断请求。
如果几个同级别的中断 源同时申请中断，CPU 如何响应？
注意： 自然优先级由硬件决定，用户不能更改。 排列见表4－2
表4－2
中断入口地址及自然优先级
3．定时/计数器及外部中断控制寄存器TCON • 功能：
3.中断系统
中断服务程序流程图
第一讲：第六章I/O接口原理—接口、端口、编址回顾：微机系统的层次结构，CPU、主机、接口电路及外部设备之间的结构关联，输入/输出的一般概念。
重点和纲要：微机系统主机与外部设备之间的数据传送，包括I/O端口的寻址方式，输入/输出的传送控制方式。
讲授内容：6。
1 输入/输出数据的传输控制方式一、输入/输出的一般概念1．引言输入/输出是微机系统与外部设备进行信息交换的过程。
输入/输出设备称为外部设备，与存储器相比,外部设备有其本身的特点，存储器较为标准，而外部设备则比较复杂，性能的离散性比较大,不同的外部设备，其结构方式不同，有机械式、电动式、电子式等；输入/输出的信号类型也不相同，有数字信号，也有模拟信号；有电信号，也有非电信号；输入/输出信息的速率也相差很大。
因此，CPU与外部设备之间的信息交换技术比较复杂.CPU与外设之间的信息交换,是通过它们之间接口电路中的I/O端口来进行的，由于同一个外部设备与CPU之间所要传送的信息类型不同,方向不同，作用也不一样(例如数据信息、状态信息、控制信息、输入/输出等），所以接口电路中可以设置多个端口来分别处理这些不同的信息.2．输入/输出端口的寻址方式微机系统采用总线结构形式，即通过一组总线来连接组成系统的各个功能部件（包括CPU、内存、I/O端口），CPU、内存、I/O端口之间的信息交换都是通过总线来进行的,如何区分不同的内存单元和I/O端口，是输入/输出寻址方式所要讨论解决的问题。
根据微机系统的不同,输入/输出的寻址方式通常有两种形式：(1）．存储器对应的输入、输出寻址方式这种方式又称为存储器统一编址寻址方式或存储器映象寻址方式。
方法：把外设的一个端口与存储器的一个单元作同等对待，每一个I/O端口都有一个确定的端口地址,CPU与I/O端口之间的信息交换，与存储单元的读写过程一样,内存单元与I/O端口的不同，只在于它们具有不同的的地址。
优点：①CPU对I/O端口的读/写操作可以使用全部存储器的读/写操作指令，也可以用对存储器的不同寻址方式来对I/O端口中的信息，直接进行算术、逻辑运算及循环、移位等操作。
51单片机中断详解
一、中断的概念CPU在处理某一事件A时，发生了另一事件B请求C PU迅速去处理（中断发生）；CPU暂时中断当前的工作，转去处理事件B（中断响应和中断服务）；待C PU将事件B处理完毕后，再回到原来事件A被中断的地方继续处理事件A（中断返回），这一过程称为中断二、中断源在51单片机中有5个中断源中断号优先级中断源中断入口地址0 1（最高）外部中断0 0003H1 2 定时器0 000BH2 3 外部中断1 0013H3 4 定时器1 0018H4 5 串口总段0023H三、中断寄存器单片机有10个寄存器主要与中断程序的书写控制有关1.中断允许控制寄存器IE2.定时器控制寄存器TC ON3.串口控制寄存器SCON4.中断优先控制寄存器IP5.定时器工作方式控制寄存器TMOD6.定时器初值赋予寄存器（TH0/TH1，TL0/TL1）四、寄存器功能与赋值说明注：在用到中断时，必须要开总中断EA,即EA=1。
//开总中断1.中断允许控制寄存器IEEX0(EX1):外部中断允许控制位EX0=1 外部中断0开关闭合//开外部0中断EX0=0 外部中断0开关断开ET0(ET1):定时中断允许控制位ET0=1 定时器中断0开关闭合//开内部中断0ET0=0 定时器中断0开关断开ES: 串口中断允许控制位ES=1 串口中断开关闭合//开串口中断ES=0 串口中断开关断开2.定时器控制寄存器TCON //控制外部中断和定时器中断外部中断：IE0(IE1)：外部中断请求标志位当INT0(INT1)引脚出现有效的请求信号，此位由单片机自动置1，cpu开始响应，处理终端，而当入中断程序后由单片机自动置0.//外部中断，即外部中断相应的引脚接入低电平或下降沿信号时，中断开始响应。
IT0(IT1):外部中断触发方式控制位//选择有效信号IT0(IT1)=1:脉冲触发方式,下降沿有效。
IT0(IT1)=0:电平触发方式,低电平有效。
第四章中断系统
中断源 中断标志 中断允许 中断优先级 MCS-51中断系统结构 中断寄存器
一、中断源和中断请求标志
8051单片机有5个中断请求源：
▪ 外部输入中断源INT0(P3.2) 或
▪ 外部输入中断源INT1(P3.3)
或
▪ 片内定时器T0的溢出
▪ 片内定时器T1的溢出 ▪ 片内串行口发送或接收中断源
(2)中断服务程序入口地址（也称为中断向量）由硬件 决定，与CPU类型有关，不能更改。而子程序入口地 址由用户安排。
(3) 子程序中可以任意调用另一子程序，但中断有优先 级，同级或低级中断不能打断正在执行的同级或更高优 先级中断服务程序。
(4) 尽管子程序返回指令RET和中断返回指令RETI均会 将栈顶两个字节信息装入PC，恢复断点，但RETI还清 除相应中断优先级触发器，因此中断返回指令不可用子 程序返回指令RET代替。
INT0 INT1
单片机 T0 T1
串行口
MCS-51的中断系统——中断标 志
中断源
中断标志位
CPU
INT0
IE0
T0
TF0
主
INT1
IE1
程 序பைடு நூலகம்
T1
TF1
串口
TI
RI
▪ 每一个中断源都有相应的中断标志位；
▪ 某一个中断源申请中断，相应中断标志位置1。
MCS-51的中断系统——中断允许
中断源
中断标志位 中断允许
• IE0：外部中断0中断标志。其操作功能与IE1 相同。
• IT0：外中断0触发方式控制位。其操作功能与 IT1相同。
SCON寄存器——串行口控制寄存 器
SCON
76 5 4
3
一、中断源和中断请求标志
8051单片机有5个中断请求源：
▪ 外部输入中断源INT0(P3.2) 或
▪ 外部输入中断源INT1(P3.3)
或
▪ 片内定时器T0的溢出
▪ 片内定时器T1的溢出 ▪ 片内串行口发送或接收中断源
(2)中断服务程序入口地址（也称为中断向量）由硬件 决定，与CPU类型有关，不能更改。而子程序入口地 址由用户安排。
(3) 子程序中可以任意调用另一子程序，但中断有优先 级，同级或低级中断不能打断正在执行的同级或更高优 先级中断服务程序。
(4) 尽管子程序返回指令RET和中断返回指令RETI均会 将栈顶两个字节信息装入PC，恢复断点，但RETI还清 除相应中断优先级触发器，因此中断返回指令不可用子 程序返回指令RET代替。
INT0 INT1
单片机 T0 T1
串行口
MCS-51的中断系统——中断标 志
中断源
中断标志位
CPU
INT0
IE0
T0
TF0
主
INT1
IE1
程 序பைடு நூலகம்
T1
TF1
串口
TI
RI
▪ 每一个中断源都有相应的中断标志位；
▪ 某一个中断源申请中断，相应中断标志位置1。
MCS-51的中断系统——中断允许
中断源
中断标志位 中断允许
• IE0：外部中断0中断标志。其操作功能与IE1 相同。
• IT0：外中断0触发方式控制位。其操作功能与 IT1相同。
SCON寄存器——串行口控制寄存 器
SCON
76 5 4
3
单片机原理及应用第4章 AT89S51的中断系统
由特殊功能寄存器TCON和SCON的相应位锁存。
1、TCON：定时器/计数器的控制寄存器
T1
T0
INT1 INT 0
T1的溢出中 断请求标志 位TF1, T1溢出时置 位，向CPU 申请中断
外部中断请 求标志位 若INT0引 脚上有中断 来，置IE1, 否则清0
外部中断 触发方式
当89S51复位 后，TCON=0
中断源
外部中断0 T0溢出中断 外部中断1 T1溢出中断 串行口中断
中断级别 最高
最低
例 设置IP寄存器的初始值，使2个外中断请求为 高优先级，其它中断请求为低优先级。
（1）用位操作指令 SETB PX0 SETB PX1 CLR PS CLR PT0 CLR PT1
（2）用字节操作指令 MOV IP，#05H
第 4章 AT89S51的中断系统
4.1 中断的概念 中断：用于实时测控
－对应－软件查询方式
4.2 AT89S51中断系统的结构
5个中断源，两级优先级。
中断系统结构示意图如下图所示。
中断标志 寄存器
中断允许 寄存器
中断优先级 寄存器
从图可见：AT89S51有
5个中断源： INT 0 , T0, INT1, T1, (TX,RX)
主程序 初始化 部分
（1）设置IE。 （2）设置IP。 （3）若是外部中断源，设置IT0,TT1触发
方式。
（4）编写中断服务程序。
例 假设允许外部中断0中断，并设定它为高级中断，其它 中断源为低级中断，采用跳沿触发方式。编写初始化程 序段：
解：
SETB EA SETB EX0 SETB PX0 SETB IT0
“1”高优先级 “0”低优先级
1、TCON：定时器/计数器的控制寄存器
T1
T0
INT1 INT 0
T1的溢出中 断请求标志 位TF1, T1溢出时置 位，向CPU 申请中断
外部中断请 求标志位 若INT0引 脚上有中断 来，置IE1, 否则清0
外部中断 触发方式
当89S51复位 后，TCON=0
中断源
外部中断0 T0溢出中断 外部中断1 T1溢出中断 串行口中断
中断级别 最高
最低
例 设置IP寄存器的初始值，使2个外中断请求为 高优先级，其它中断请求为低优先级。
（1）用位操作指令 SETB PX0 SETB PX1 CLR PS CLR PT0 CLR PT1
（2）用字节操作指令 MOV IP，#05H
第 4章 AT89S51的中断系统
4.1 中断的概念 中断：用于实时测控
－对应－软件查询方式
4.2 AT89S51中断系统的结构
5个中断源，两级优先级。
中断系统结构示意图如下图所示。
中断标志 寄存器
中断允许 寄存器
中断优先级 寄存器
从图可见：AT89S51有
5个中断源： INT 0 , T0, INT1, T1, (TX,RX)
主程序 初始化 部分
（1）设置IE。 （2）设置IP。 （3）若是外部中断源，设置IT0,TT1触发
方式。
（4）编写中断服务程序。
例 假设允许外部中断0中断，并设定它为高级中断，其它 中断源为低级中断，采用跳沿触发方式。编写初始化程 序段：
解：
SETB EA SETB EX0 SETB PX0 SETB IT0
“1”高优先级 “0”低优先级
相关主题