载板制程封装介绍 ppt课件
合集下载
《IC封装流程》课件
《IC封装流程》PPT课件
这个PPT课件主题是《IC封装流程》, 希望通过这个课件向大家分享IC封装的 工艺流程、材料、工具、常见问题、质量控制以及市场应用展望。
工艺流程概述
1 制备芯片
从硅晶圆到成品芯片，涉及晶圆加工、光刻、薄膜沉积等工艺步骤。
2 芯片分选
按照功能、性能等指标，将芯片分为不同等级，为后续封装做准备。
质量控制
1 封装工艺参数控制
严格控制工艺参数，确保封装质量。
2 成品测试与筛选
对封装后的芯片进行测试和筛选，确保产品的质量。
市场应用展望
电子产品生产
IC封装是电子产品生产的关键环 节，随着科技的进步，市场需求 将会继续增长。
智能手机
智能手机的高性能、小体积要求 了更先进的封装技术，市场前景 广阔。
3 封装工艺
将芯片包装在塑料或陶瓷封装中，并与外部引脚连接，以提供保护和连接功能。
封装材料及工具
封装材料
塑料、金属、陶瓷等材料，提供保护和支撑作用。
封装工具
焊接设备、封装机械等工具，用于封装过程中的精 准操作。
封装工艺流程
1
基板准备
将芯片连接到基板上，提供稳定支撑。
引脚连接
2
引脚与芯片紧密连接，以实现电气连接。
3
封装密封
将芯片和引脚密封在封装材料中，提供
成品测试
பைடு நூலகம்
4
保护。
对封装后的芯片进行功能和性能测试。
封装常见问题及解决方法
焊接失效
导致引脚连接不稳定，可使用热压法重新焊接。
封装材料缺陷
可能导致漏光、渗漏等问题，可更换新的封装 材料。
尺寸不匹配
芯片与封装之间存在尺寸不匹配问题，可调整 封装设计。
这个PPT课件主题是《IC封装流程》, 希望通过这个课件向大家分享IC封装的 工艺流程、材料、工具、常见问题、质量控制以及市场应用展望。
工艺流程概述
1 制备芯片
从硅晶圆到成品芯片，涉及晶圆加工、光刻、薄膜沉积等工艺步骤。
2 芯片分选
按照功能、性能等指标，将芯片分为不同等级，为后续封装做准备。
质量控制
1 封装工艺参数控制
严格控制工艺参数，确保封装质量。
2 成品测试与筛选
对封装后的芯片进行测试和筛选，确保产品的质量。
市场应用展望
电子产品生产
IC封装是电子产品生产的关键环 节，随着科技的进步，市场需求 将会继续增长。
智能手机
智能手机的高性能、小体积要求 了更先进的封装技术，市场前景 广阔。
3 封装工艺
将芯片包装在塑料或陶瓷封装中，并与外部引脚连接，以提供保护和连接功能。
封装材料及工具
封装材料
塑料、金属、陶瓷等材料，提供保护和支撑作用。
封装工具
焊接设备、封装机械等工具，用于封装过程中的精 准操作。
封装工艺流程
1
基板准备
将芯片连接到基板上，提供稳定支撑。
引脚连接
2
引脚与芯片紧密连接，以实现电气连接。
3
封装密封
将芯片和引脚密封在封装材料中，提供
成品测试
பைடு நூலகம்
4
保护。
对封装后的芯片进行功能和性能测试。
封装常见问题及解决方法
焊接失效
导致引脚连接不稳定，可使用热压法重新焊接。
封装材料缺陷
可能导致漏光、渗漏等问题，可更换新的封装 材料。
尺寸不匹配
芯片与封装之间存在尺寸不匹配问题，可调整 封装设计。
QFN封装技术简介PPT课件
Gold
Sn
Epoxy compound
Leadframe
Copper/Alloy
IC封裝材料
Substrate
Solder balls
BT Resin
Solder Alloy
*
Chip
Substrate
Chip
Substrate
Chip
Substrate
Underfill
Encapsulant
(a) System without underfill
Solder plating
Forming
*
Mounting Methods with the PCB 與PCB的銜接方式 1. Pin-through-hole (SIP, DIP) 2. Surface Mount Technology (TSOP, 插件方式 QFP, BGA) 貼片方式 Lead Distributions 引腳分佈 1. Single (SIP) 2. Dual (TSOP) 3. Quad (QFP) 4. BGA 單列 雙列 四列 矩陣
ABC World Leading Wafer FAB
Trimming
Solder plating
Forming
傳統 IC PACKAGE 工藝二
*
Marking
ABC
ABC
ABC
ABC
Flux Printing
Vacuum
Ball Attach
Reflow
BGA PACKAGE 工藝一
*
QFN封裝流程
Packing & Delivery
*
Wafer Grinding
Sn
Epoxy compound
Leadframe
Copper/Alloy
IC封裝材料
Substrate
Solder balls
BT Resin
Solder Alloy
*
Chip
Substrate
Chip
Substrate
Chip
Substrate
Underfill
Encapsulant
(a) System without underfill
Solder plating
Forming
*
Mounting Methods with the PCB 與PCB的銜接方式 1. Pin-through-hole (SIP, DIP) 2. Surface Mount Technology (TSOP, 插件方式 QFP, BGA) 貼片方式 Lead Distributions 引腳分佈 1. Single (SIP) 2. Dual (TSOP) 3. Quad (QFP) 4. BGA 單列 雙列 四列 矩陣
ABC World Leading Wafer FAB
Trimming
Solder plating
Forming
傳統 IC PACKAGE 工藝二
*
Marking
ABC
ABC
ABC
ABC
Flux Printing
Vacuum
Ball Attach
Reflow
BGA PACKAGE 工藝一
*
QFN封裝流程
Packing & Delivery
*
Wafer Grinding
第1章集成电路芯片封装技术概述ppt课件
传统装配与封装流程
硅片测试和拣选
分片
20.1
最终封装与测试
微芯片封装例子
Figure 1.8
二、封装分类及封装材料
迄今还没有一个统一的封装分类方法，业界常常从 封装材料、封装形式、应用对象等角度进行分类。
从以下四个方面进行分类： 按芯片数目； 按材料分类； 按器件与电路板互连方式； 按引脚分布；
缺陷芯片
5.
终测确保集成电路 通过电学和环境测 试
Figure 1.6
封装在IC制造流程中的位置
1、芯片封装技术—概念
狭义的封装
集成电路芯片封装(Packaging,PKG)，是指利 用膜技术及微细加工技术,将芯片布置、粘贴固定 及连接在框架或基板上,并引出接线端子。通过可 塑性绝缘介质灌封固定,构成整体立体结构的工艺。
教材： 集成电路芯片封装技术 李可为 编 参考书：微系统封装技术概论 金玉丰编著
第一章
集成电路芯片封装技术概述
一、封装技术概论及相关知识
二、封装分类及封装材料
三、微电子封装技术历史和发展趋 势
一、封装技术概论及相关知识
微电子学〔Microelectronics）： 一门研究集成电路设计 、制造、测试、封装等全过程的学科。
1.封装的分类 (2)
按互连方式分类：
引脚插入式 PTH(Pin-through-hole)
SIP
单边引腳
ZIP
插入式
双边引腳
DIP SK-DIP
PGA
底部引腳
表面贴装式：SMT〔Surface Mount Te单ch边n引ol脚ogy) SVP
表面贴装式
双边引脚
SOP TSOP SSOP SOI
PBGA载板制程简介ppt课件
Copper Foil
四層板8
當體型縮聚反應進行到一定程度時，黏度突然增加，並出現不能流動而具有 彈性的凝膠狀物質，此時之反應程度稱為凝膠點。
根據反應進行的程度，體型縮聚反應可分為3個階段:
A - stage (反應初期)
A - stage樹脂 : 在凝膠點之前將反應停止下來而得到的產物。
此時樹脂為黏稠液體，或可熔化的固體，可溶於某些溶劑中。
(Lamination)
Copper Foil
六層板 10 10
鑽孔 ( Drilling )
銅箔可分為壓延銅箔及電解銅箔，
壓延銅箔定義為厚度100mm以下之銅及銅合金帶。
Glass Fiber + BT Resin
Copper Foil
Core Copper Foil
111 1
Desmear 去膠渣
外層線路
鍍銅
鑽孔
成型
電測
FVI
包裝
出貨
44
5
緯紗
Weft Yarn
梭織物，經緯紗交織結構之實際狀態
織紋隱現 ( weave texture ) 1 denier = 1 g ／ 9000 m 1 tex = 1 g ／ 1000 m = 9 denier 1支 (公制) = 1000 m ／ 1 g
纖維
(Fiber)
長纖 (Filament) 絲 短纖 (Staple) 棉
經紗
Warp Yarn
針 經編組織 織 緯編組織
不5 織布
BT 樹脂 (Bismaleimide Triazine Resin )
BT 樹脂的全名為 bismaleimide triazine resin，是一種熱固性樹脂 (thermosetting resin)，為以上兩種 (B及T)成分之結合體，由日本三菱 瓦斯公司於1982年經由Bayer公司 技術指導後，使用連續合成法進行 商業化之量產，目前全球僅其一家 生產，產能為250噸/年，因有鑑 BGA之快速成長，故1997年即投資 24.5～32.7百萬美元增加生產線， 使產能擴充至600～700噸/年。
四層板8
當體型縮聚反應進行到一定程度時，黏度突然增加，並出現不能流動而具有 彈性的凝膠狀物質，此時之反應程度稱為凝膠點。
根據反應進行的程度，體型縮聚反應可分為3個階段:
A - stage (反應初期)
A - stage樹脂 : 在凝膠點之前將反應停止下來而得到的產物。
此時樹脂為黏稠液體，或可熔化的固體，可溶於某些溶劑中。
(Lamination)
Copper Foil
六層板 10 10
鑽孔 ( Drilling )
銅箔可分為壓延銅箔及電解銅箔，
壓延銅箔定義為厚度100mm以下之銅及銅合金帶。
Glass Fiber + BT Resin
Copper Foil
Core Copper Foil
111 1
Desmear 去膠渣
外層線路
鍍銅
鑽孔
成型
電測
FVI
包裝
出貨
44
5
緯紗
Weft Yarn
梭織物，經緯紗交織結構之實際狀態
織紋隱現 ( weave texture ) 1 denier = 1 g ／ 9000 m 1 tex = 1 g ／ 1000 m = 9 denier 1支 (公制) = 1000 m ／ 1 g
纖維
(Fiber)
長纖 (Filament) 絲 短纖 (Staple) 棉
經紗
Warp Yarn
針 經編組織 織 緯編組織
不5 織布
BT 樹脂 (Bismaleimide Triazine Resin )
BT 樹脂的全名為 bismaleimide triazine resin，是一種熱固性樹脂 (thermosetting resin)，為以上兩種 (B及T)成分之結合體，由日本三菱 瓦斯公司於1982年經由Bayer公司 技術指導後，使用連續合成法進行 商業化之量產，目前全球僅其一家 生產，產能為250噸/年，因有鑑 BGA之快速成長，故1997年即投資 24.5～32.7百萬美元增加生產線， 使產能擴充至600～700噸/年。
IC封装流程介绍ppt课件
精选课件ppt
16
去胶/去纬 (Dejunk / Trimming)
去胶/去纬后
去胶/去纬前
精选课件ppt
17
去胶/ (Dejunk)
去胶（Dejunk）的目的：所谓去胶，是指利用机械模具将脚 尖的费胶去除；亦即利用冲压的刀具（Punch）去除掉介于胶 体（Package）与（Dam Bar）之間的多余的溢胶。
一. 二.IC内部结构
三.封装主要流程简介
四.产品加工流程
精选课件ppt
1
简介
In
Out
精选课件ppt
2
封装的目的
IC封装属于半导体产业的后段加工 制程，主要是将前制程加工完成
（即晶圆厂所生产）的晶圆上的IC 予以分割，黏晶、打线并加上塑封
及成型。
其成品（封装体）主要是提供一个
引接的接口，内部电性讯号可通过
Dam Bar
去胶位置
精选课件ppt
18
去纬 (Trimming)
去纬（Trimming）的目的： 去纬是指利用机械模具将脚间金属连接杆切除。
去纬位置
外腳位置
精选课件ppt
19
去框 (Singulation)
去框（Singulation）的目的： 將已完成盖印（Mark）制程 的Lead Frame，以沖模的方 式将Tie Bar切除，使 Package与Lead Frame分开， 方便下一个制程作业。
精选课件ppt
7
晶粒黏贴 (Die Bond)
目的：将晶粒置于框架(Lead Frame) 上，并用银胶(Epoxy)黏着固定。
导线架是提供晶粒一个黏着的位置 (称作晶粒座，Die Pad)，并预设有 可延伸IC晶粒电路的延伸脚。黏晶完 成后之导线架则经由传输设备送至金 属匣(Magazine)内，以送至下一制 程进行焊线。
半导体封装制程及其设备介绍-PPT
Substrate
Solder paste pringting
Stencil
Chip shooting
Nozzle Capacitor
Reflow Oven
Hot wind
DI water cleaning
Automatic optical
inpection
DI water
Camera
PAD PAD
Wafer tape
Back Grind
Wafer Detape
Wafer Saw
Inline Grinding & Polish -- Accretech PG300RM
Coarse Grind 90%
Fine Grind 10%
Centrifugal Clean
Alignment & Centering
Die distance Uniformity
4。PICKING UP
3。EXPANDING
No contamination
TAPE ELONGATION
WEAK ADHESION
3.Grinding 辅助设备
A Wafer Thickness Measurement 厚度测量仪 一般有接触式和非接触式光学测量仪两种；
Solder paste
Die Prepare(芯片预处理) To Grind the wafer to target thickness then separate to single chip
---包括来片目检(Wafer Incoming), 贴膜(Wafer Tape),磨片(Back Grind),剥膜(Detape),贴片(Wafer Mount),切割(Wafer Saw)等系列工序,使芯片达到工艺所要求的形状,厚度和尺寸,并经过芯片目 检(DVI)检测出所有由于芯片生产,分类或处理不当造成的废品.
封装工艺流程ppt课件
在芯片粘贴时，用盖印、丝网印刷、点胶 等方法将胶涂布于基板的芯片座中，再将芯片 置放在玻璃胶之上，将基板加温到玻璃熔融温 度以上即可完成粘贴。由于完成粘贴的温度要 比导电胶高得多，所以它只适用于陶瓷封装中。 在降温时要控制降温速度，否则会造成应力破 坏，影响可靠度。
13
第二章 封装工艺流程
2.4 芯片互连 芯片互连是将芯片焊区与电子封装外壳的I/O引线
将其切割成合适的大小放置于芯片 与基座之间，然后再进行热压接合。采 用固体薄膜导电胶能自动化大规模生产。
导电胶粘贴法的缺点是热稳定性不好，高温下会引 起粘接可靠度下降，因此不适合于高可靠度封装。
12
第二章 封装工艺流程
玻璃胶粘贴法
与导电胶类似，玻璃胶也属于厚膜导体材料（ 后面我们将介绍）。不过起粘接作用的是低温玻璃 粉。它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu 等）与低温玻璃粉和有机溶剂混合，制成膏状。
三种导电胶的特点是：化学接合、具有导电功能。
11
第二章 封装工艺流程
导电胶贴装工艺
膏状导电胶： 用针筒或注射器将粘贴剂涂布到芯
片焊盘上（不能太靠近芯片表面，否则 会引起银迁移现象），然后用自动拾片 机（机械手）将芯片精确地放置到焊盘 的粘贴剂上，在一定温度下固化处理 （150℃ 1小时或186℃半小时）。 固体薄膜：
3
第二章 封装工艺流程
2.2 芯片切割
2.2.1、为什么要减薄
半导体集成电路用硅片4吋厚度为520μm，6吋厚度为 670μm。这样就对芯片的切分带来困难。因此电路层制作完 成后，需要对硅片背面进行减薄，使其达到所需要的厚度， 然后再进行划片加工，形成一个个减薄的裸芯片。
4
第二章 封装工艺流程
13
第二章 封装工艺流程
2.4 芯片互连 芯片互连是将芯片焊区与电子封装外壳的I/O引线
将其切割成合适的大小放置于芯片 与基座之间，然后再进行热压接合。采 用固体薄膜导电胶能自动化大规模生产。
导电胶粘贴法的缺点是热稳定性不好，高温下会引 起粘接可靠度下降，因此不适合于高可靠度封装。
12
第二章 封装工艺流程
玻璃胶粘贴法
与导电胶类似，玻璃胶也属于厚膜导体材料（ 后面我们将介绍）。不过起粘接作用的是低温玻璃 粉。它是起导电作用的金属粉（Ag、Ag-Pd、Au、Cu 等）与低温玻璃粉和有机溶剂混合，制成膏状。
三种导电胶的特点是：化学接合、具有导电功能。
11
第二章 封装工艺流程
导电胶贴装工艺
膏状导电胶： 用针筒或注射器将粘贴剂涂布到芯
片焊盘上（不能太靠近芯片表面，否则 会引起银迁移现象），然后用自动拾片 机（机械手）将芯片精确地放置到焊盘 的粘贴剂上，在一定温度下固化处理 （150℃ 1小时或186℃半小时）。 固体薄膜：
3
第二章 封装工艺流程
2.2 芯片切割
2.2.1、为什么要减薄
半导体集成电路用硅片4吋厚度为520μm，6吋厚度为 670μm。这样就对芯片的切分带来困难。因此电路层制作完 成后，需要对硅片背面进行减薄，使其达到所需要的厚度， 然后再进行划片加工，形成一个个减薄的裸芯片。
4
第二章 封装工艺流程
半导体封装制程简介
（Die Saw）晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。
首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再送至晶片切割機上進行切割。
切割完後，一顆顆之芯片井然有序的排列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使芯片互相碰撞，而圆环撐住膠帶以便於搬運。
圖一圖二（Die Bond）粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。
引线框架是提供芯片一個粘着的位置+（芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法。
引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。
而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶粒座上。
装片完後的引线框架再由传输设备送至料盒（magazine）。
装片后的成品如圖所示。
引线框架装片成品胶的烧结烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。
（Wire Bond）焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。
當引线框架从料盒內傳送至定位后，应用電子影像处理技術來確定芯片上各個焊点以及每一焊点所相對應的內引腳上的焊點的位置，然後做銲線的動作。
銲線時，以芯片上的焊点为第一銲點，內接腳上的焊点為第二銲點。
首先將金線的尾线燒結成小球，而後將小球压銲在第一銲點上（此稱為第一銲，first bond）。
《集成电路封装技术》PPT课件
➢PFP（Plastic Flat Package） 方 式 封 装 的 芯 片 与 QFP方式基本相同。唯一的区别是QFP一般为正方形， 而PFP既可以是正方形，也可以是长方形。
➢QFP/PFP封装具有以下特点：
1.适用于SMD表面安装技术在PCB电路板上安裝布線。
2.适合高频使用 .
3.操作方便，可靠性高。
20世纪70年代中期
表面贴装技术
DIP
手机、笔记本电脑、数码摄
象机的薄型化、小型化
1、 SOP小型平面引线式封装 SOP：small out-line package
引脚向外弯曲
Surface Mount technology 表面贴装（SMT）技术之一
薄型化
2、SOJ small out-line J-lead package 小型平面J 形引线式封装
芯片尺寸封装技术
CSP
chip size package
尺寸芯片封装
裸芯片封装
20世纪90年代，日本开发了一种接近于芯片尺寸的超 小型封装，这种封装被称为chip size package，将美国风行 一时的BGA推向CSP,将成为高密度电子封装技术的主流趋势
尺寸芯片封装概念
双列直插式封装（DIP）的裸芯片面积与封装面积之比为1:80, 表面贴装技术SMT中的QFP为1:7， CSP小于1:1.2
引脚向内弯曲
3、QFP ：quad flat package 四周平面引线式封装
引脚向外弯曲
背面
QFP塑料方型扁平式封装和PFP
塑料扁平组件式封装
➢QFP（Plastic Quad Flat Package）封装的芯片引 脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个 以上。用这种形式封装的芯片必须采用SMD（表面安 装设备技术）将芯片与主板焊接起来。采用SMD安装 的芯片不必在主板上打孔，一般在主板表面上有设计 好的相应管脚的焊点。将芯片各脚对准相应的焊点， 即可实现与主板的焊接。用这种方法焊上去的芯片， 如果不用专用工具是很难拆卸下来的。
➢QFP/PFP封装具有以下特点：
1.适用于SMD表面安装技术在PCB电路板上安裝布線。
2.适合高频使用 .
3.操作方便，可靠性高。
20世纪70年代中期
表面贴装技术
DIP
手机、笔记本电脑、数码摄
象机的薄型化、小型化
1、 SOP小型平面引线式封装 SOP：small out-line package
引脚向外弯曲
Surface Mount technology 表面贴装（SMT）技术之一
薄型化
2、SOJ small out-line J-lead package 小型平面J 形引线式封装
芯片尺寸封装技术
CSP
chip size package
尺寸芯片封装
裸芯片封装
20世纪90年代，日本开发了一种接近于芯片尺寸的超 小型封装，这种封装被称为chip size package，将美国风行 一时的BGA推向CSP,将成为高密度电子封装技术的主流趋势
尺寸芯片封装概念
双列直插式封装（DIP）的裸芯片面积与封装面积之比为1:80, 表面贴装技术SMT中的QFP为1:7， CSP小于1:1.2
引脚向内弯曲
3、QFP ：quad flat package 四周平面引线式封装
引脚向外弯曲
背面
QFP塑料方型扁平式封装和PFP
塑料扁平组件式封装
➢QFP（Plastic Quad Flat Package）封装的芯片引 脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个 以上。用这种形式封装的芯片必须采用SMD（表面安 装设备技术）将芯片与主板焊接起来。采用SMD安装 的芯片不必在主板上打孔，一般在主板表面上有设计 好的相应管脚的焊点。将芯片各脚对准相应的焊点， 即可实现与主板的焊接。用这种方法焊上去的芯片， 如果不用专用工具是很难拆卸下来的。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
Die Attach质量检查： Die Shear（芯片剪切力）
IC封装工艺介绍(PPT45页)
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
SMT SMT
IC封装工艺介绍(PPT45页)
Logo
IC Package （IC的封装形式）
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素: ➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固 定好便于电路的连接，二是封装完成以后，形成一定的外形以 支撑整个器件、使得整个器件不易损坏。
IC封装工艺介绍(PPT45页)
IC封装工艺介绍(PPT45页)
Logo
半导体封装的目的及作用
第三，连接：连接的作用是将芯片的电极和外界的电路连 通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连 接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘 贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定 及保护作用。
封装制程补充教材(封装前段)ppt课件
Type
CD 4N Au
HAZ Length (um)
100 ~ 130 120 ~ 150
Ball Neck Grain (um)
6.0 ~ 8.0 3.0 ~ 4.0
Wire Grain (um)
3.0 ~ 4.0 1.5 ~ 2.0
11
封裝製程補充教材
HAZ (Heat Affected Zone)
Image Observation (SEM) Photographing from the ball to wire using SEM
Grain Size Measurement Measure grain sizes at every 20㎛
Determination of HAZ
Determine the grain size decreasing point
B.吸嘴型式 C.L/F材质 D.D/B作业机台
(1)共金-ILB(圖片/影檔) (2)导电/非导电胶-AD828/AD830/AD898/AD8930
/CPS-100VX(圖片/影檔) (3)共锡-NEC CPS-510/ASM SD890A(圖片/影檔) E.导电性 F.散热性
4
封裝製程補充教材
佳
缺點
易裂(L/F與die膨脹係數差異)
使用之L/F
SOT-23R
膠黏合 依膠固化條件 ASM/NEC 差(導電膠) 差 同上
all package
軌道加蓋 solder熔點305℃
ASM/NEC 中 中 vold/小die易傾斜 "D-PAK SOT-89
5
TO-220/263 SOT-223"
封裝製程補充教材
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
載板封裝介紹
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 0
電子構裝基礎概念
內容： 1. 構裝技術簡介 2. 最近十年之IC構裝
3. 資料來源：呂宗興 4. Cell phone ：0932-936-106
Unimicron Technology (SuZhou) Corp.
QFP ( Quad Flat Pack )
SOJ ( Small Outline J-Lead )
PGA ( Pin Grid Array )
PBGA (Plastic ball Grid Array)
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 5
優點：散熱能力佳 Do The Right Things. 8
晶片互連技術(Chip Interconnection)
1. 焊線接合(Wire Bonding)—使用金線或鋁線， 以熱壓及超音波接合
2. 覆晶接合(Flip Chip Bonding)—使用錫鉛迴銲或(非)導電膠固化接合
Solder ball bond 不用打線
單晶片構裝
多晶片模組
( MCM ： Multi-Chips Module )
模組板 Module board
主機板(母板) Mother board
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 3
電子構裝之主要功能
1. 有效供應電源 2. 提供信號傳輸 3. 協助排除耗熱 4. 保護電子零件 5. 建構人機介面
Do The Right Things. 1
電子構裝之定義及範圍
定義：
微電子技術之發展日新月異， 電子零組件之尺寸不斷縮小， 零組件之間必須透過高效能、 高可靠性、 高密度及低成 本之互連 ( Interconnection )，才能建構成一個具有廣泛性功 能及實用價值之電子產品； 而建構此互連技術之相關工程 技藝，被統合稱為電子構裝技術。
單晶片構裝之基本結構
膠體 ( Epoxy Molding Compound )
晶片(Chip)
金線(Gold Wire) 引腳(Lead)
晶片座(Die Pad)
優點：膠體對稱，不易產生翹曲
Unimicron Technology (SuZhou) Corp.
銀膠(Silver Epoxy) Do The Right Things. 6
Wire Bond
↓
Flip Chip 的應用
1.電訊上的考慮(速度、 傳輸路徑短 )
2. IO數的考量(IO數 較Ball Pad受限)
2000
2010
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 10
BGA構裝之分類
類別
Plastic
單晶片構裝之演變
PTH → SMT → Area Array → Fine Pitch Area Array Direct Chip
Attach on Board
* 一定要使用較小的 IC (CTE過大易裂 )
BGA
PGA TCP
DIP
TO
QFP
1970
1980
1990
Chip Scale Package
3. 卷帶式接合(TAB—Tape Automatic Bonding)—使用金對金熱壓接合
Gold bond
註： TCP ( Tape Carrier Package ) 應用在LCD driver上。
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 9
BGA(Ball Grid Array)構造
Second bonding
Bonding pattern
First bonding
Mold compound
Solder resist
Chip
Ag paste Gold wire
Solder balls
Ground Solder pattern Thermal via hole
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 4
常見之封裝形式
二面出腳
DIP 挿件式 ( Dual In-Line Package )
四面出腳
PLCC ( Plastic Leaded Chip Carrier )
SOP SMD device ( Small Outline Package )
4. 無引腳 (Non Lead) QFN(Quad Flat Non-lead)
5. 晶片座 (Die Pad)
優點：1. 散熱能力佳 2. 面積小(無須預留接腳空間) 3. 傳輸距離短 4. 無腳彎翹風險
缺點：Molding 困難度較高 (不對稱，易發生翹曲 )
Unimicron Technology (SuZhou) Corp.
缺點：膠體不對稱，易產生翹曲
Through hole Ball mount 目的： 接地&散熱
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 7
使用導線架(Leadframe)之單晶片構裝
1. L型引腳 (Lead)
2. J型引腳
3. I型引腳
應用產品：電腦、通訊、電子消費性產品
所需技術
電子、機械、物理、化學、材料、光學、可靠性工程、人 因工程…等多重之工程技術。
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 2
電子構裝之分級
晶圓(Wafer) → 晶片(Chip) →第一階層封裝 → 第二階層封裝 → 第三階層封裝
PBGA
基板 膠體結構
膠體尺寸
BT樹脂
Over mold Glob Top Cap
7~50 mm
Tape
TBGA
Polyimide
Ceramic
CBGA
多層陶瓷
CCGA
多層陶瓷
Micro BGA
Optional
Optional Cap
Optional Cap
Optional Cap
Over mold Glob Top Optional Cap
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 0
電子構裝基礎概念
內容： 1. 構裝技術簡介 2. 最近十年之IC構裝
3. 資料來源：呂宗興 4. Cell phone ：0932-936-106
Unimicron Technology (SuZhou) Corp.
QFP ( Quad Flat Pack )
SOJ ( Small Outline J-Lead )
PGA ( Pin Grid Array )
PBGA (Plastic ball Grid Array)
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 5
優點：散熱能力佳 Do The Right Things. 8
晶片互連技術(Chip Interconnection)
1. 焊線接合(Wire Bonding)—使用金線或鋁線， 以熱壓及超音波接合
2. 覆晶接合(Flip Chip Bonding)—使用錫鉛迴銲或(非)導電膠固化接合
Solder ball bond 不用打線
單晶片構裝
多晶片模組
( MCM ： Multi-Chips Module )
模組板 Module board
主機板(母板) Mother board
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 3
電子構裝之主要功能
1. 有效供應電源 2. 提供信號傳輸 3. 協助排除耗熱 4. 保護電子零件 5. 建構人機介面
Do The Right Things. 1
電子構裝之定義及範圍
定義：
微電子技術之發展日新月異， 電子零組件之尺寸不斷縮小， 零組件之間必須透過高效能、 高可靠性、 高密度及低成 本之互連 ( Interconnection )，才能建構成一個具有廣泛性功 能及實用價值之電子產品； 而建構此互連技術之相關工程 技藝，被統合稱為電子構裝技術。
單晶片構裝之基本結構
膠體 ( Epoxy Molding Compound )
晶片(Chip)
金線(Gold Wire) 引腳(Lead)
晶片座(Die Pad)
優點：膠體對稱，不易產生翹曲
Unimicron Technology (SuZhou) Corp.
銀膠(Silver Epoxy) Do The Right Things. 6
Wire Bond
↓
Flip Chip 的應用
1.電訊上的考慮(速度、 傳輸路徑短 )
2. IO數的考量(IO數 較Ball Pad受限)
2000
2010
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 10
BGA構裝之分類
類別
Plastic
單晶片構裝之演變
PTH → SMT → Area Array → Fine Pitch Area Array Direct Chip
Attach on Board
* 一定要使用較小的 IC (CTE過大易裂 )
BGA
PGA TCP
DIP
TO
QFP
1970
1980
1990
Chip Scale Package
3. 卷帶式接合(TAB—Tape Automatic Bonding)—使用金對金熱壓接合
Gold bond
註： TCP ( Tape Carrier Package ) 應用在LCD driver上。
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 9
BGA(Ball Grid Array)構造
Second bonding
Bonding pattern
First bonding
Mold compound
Solder resist
Chip
Ag paste Gold wire
Solder balls
Ground Solder pattern Thermal via hole
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 4
常見之封裝形式
二面出腳
DIP 挿件式 ( Dual In-Line Package )
四面出腳
PLCC ( Plastic Leaded Chip Carrier )
SOP SMD device ( Small Outline Package )
4. 無引腳 (Non Lead) QFN(Quad Flat Non-lead)
5. 晶片座 (Die Pad)
優點：1. 散熱能力佳 2. 面積小(無須預留接腳空間) 3. 傳輸距離短 4. 無腳彎翹風險
缺點：Molding 困難度較高 (不對稱，易發生翹曲 )
Unimicron Technology (SuZhou) Corp.
缺點：膠體不對稱，易產生翹曲
Through hole Ball mount 目的： 接地&散熱
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 7
使用導線架(Leadframe)之單晶片構裝
1. L型引腳 (Lead)
2. J型引腳
3. I型引腳
應用產品：電腦、通訊、電子消費性產品
所需技術
電子、機械、物理、化學、材料、光學、可靠性工程、人 因工程…等多重之工程技術。
Unimicron Technology (SuZhou) Corp.
Do The Right Things. 2
電子構裝之分級
晶圓(Wafer) → 晶片(Chip) →第一階層封裝 → 第二階層封裝 → 第三階層封裝
PBGA
基板 膠體結構
膠體尺寸
BT樹脂
Over mold Glob Top Cap
7~50 mm
Tape
TBGA
Polyimide
Ceramic
CBGA
多層陶瓷
CCGA
多層陶瓷
Micro BGA
Optional
Optional Cap
Optional Cap
Optional Cap
Over mold Glob Top Optional Cap