第5章时序逻辑电路

FF2
FF3
输入
DC
01 11 ×0
输出
Q
0 1 Q
说明
存0 存1 保持
D C1
D C1
D C1
D1
D2 1C,2C D3 3C,4C
Q4
Q4
FF4
.
D C1
D4
在门控信号C高电平期间，输出端Q的状态随D端变化； 当门控信号C变成低电平之后，Q端状态保持不变。
《数字电子技术》
2、 4位寄存器74175 输入
15
0 0 16×
1 × 19×
SN74LS373
输出
Q
1 0 Q z
说明
置1 置0 保持 高阻
《数字电子技术》
二、移位寄存器
功能：存储 + 移位
每经过一个CLK上升沿，数据依次右移1位。
Q1
Q2
Q3
Q4
FF1
FF2
FF3
FF4
D
1D
1D
1D
1D
C1
C1
C1
C1
CP
12345678
CP
Qn1 1
Qn1 D xQn xQn
④ 输出方程： y xQn
《数字电子技术》
⑤ 列出状态表、状态图。根据状态方程和输出方程， 将对应的输入、现态、次态和输出分别填入状态表中。
状态方程： Qn1 xQn xQn
输出方程： y xQn
状态表
输入 x 现态 Qn 次态 Qn1 输出 y 1/0
Jn Kn Qn1 Qn2 L Q2 Q1 Q0
4位二进制同步加法计数器
Q0
Q1
Q2
Q3
FF0
1
1J
C1
1K CP
& FF1
&
FF2
FF3
.
1J
1J
1J
C1
C1
C1
1K
1K
1K
.
十六进制计数器
《数字电子技术》
分频器
f0
1 2 f0 1 4 f0
1 8
f0
1 16
f0
《数字电子技术》
一、寄存器
《数字电子技术》
功能：存储一组二值代码
1、 4位寄存器74LS75 4个D锁存器组成，C高电平期间Q随D改变。
2 13
3
1D
1Q
1C,2C 1Q
2D
2Q
2Q
16 2 1 13
15 14 3
1D
C1
C2 2D
Q1
16 1
15 Q1 14 Q2
Q2
Q3
Q3
SN74LS75
SN74LSF7F51
15
FF2 14
SN 74175
××
↑1 ↑0 0×
Q3
Q3
FF3
输出
QQ
01 10 01 QQ
说明
清0 置1 置0 保持
Q4
Q4
FF4
1D C1 R 1D C1 R 1D C1 R 1D C1 R
D1
D2
1
CP
D3
D4
1
异步置0
端
RD
《数字电子技术》
3、寄存器SN74273 由8个D触发器构成。 在时钟信号CP上升沿，Q端接收输入端D的数据。
0/0
0/0
1/0
0/0 x/y
11
10
1/1
1/0
1
2
3
4
5
6
7
8
CP
x0
0
1
1
1
1
0
00
Q1
Q2
J1
.
K1
J2
K2
y0
0
0
0
0
1
0
0
0
《数字电子技术》
5.2.2 异步时序电路的分析方法
在异步时序电路中，每次电路状态发生转换时并不是所 有触发器都有触发脉冲CP信号。所以，在计算触发器的次 态时，首先应找出每次电路状态转换时各个触发器是否有 CP信号，没有触发脉冲信号的触发器将保持原来的状态。
《数字电子技术》
例：写出如图所示电路的驱动方程、状态方程、
输出方程，画出状态表、状态图并判断其逻辑功能。
x
解① 电路由一个D触发器构成
存储电路，由与门、或门及非
门构成组合电路。
② 电路的驱动方程为：
CP
1
1D
Q
C1
.
&
y
&
≥1
.
&
D xQn xQn
③ 将驱动方程带入D触发器的特性方程 Qn1 D中， 得状态方程：
说明
清0 保持 移入1 移入0 移入0
《数字电子技术》
应用：使用SN74LS164驱动数码管
VCC
CP
①10110000⑧ DATA ⑨11000000⒃
U1
QA
9
CLR QB
8
CP QC
QD
1 2
A B
QE QF
QG
QH
SN74LS164
U2
QA
9
CLR QB
8
CP QC
QD
1 2
A B
QE QF
1 2
A B
A·B
QE QF QG QH
10 11 12 13
1
&
并2 行输出
1D
3 4 5 6 10
11
SN74LS164
12
13
SN74LS164
输入
CP CLRA B
× 0 ×× 0 1 ×× ↑1 1 1 ↑1 0× ↑1×0
输出
QA QB … QH
0 0…0 QA QB … QH 1 QA … QG 0 QA … QG 0 QA … QG
0
0
0
1
0
0
00/0/0
0
x/y
1
00//10
1
0
1/1
1
0
1
0
1
1
0
1
⑥ 确定逻辑功能：电路在输入为1时构成二进制计数器，在输 入为0时，维持原态。
《数字电子技术》
例：写出图5.8所示电路的驱动方程、状态方程、输出方
程、状态表并画出状态图。若x=0011110，触发器初始状
态 Q10 ，1 Q20 ，0 画出时序图。
.
1 11
OC
C
1Q
3 4 7 8 13 14 17 18
2Q 1D 3Q 2D 4Q 3D 5Q 4D 6Q 5D 7Q 6D 8Q 7D 8D
SN74LS373
1
2
11
5 6 9 12 15 16 19
3 4 7 8 13 14 17
18
EN
C1
输入
1D
2
OC C 5 D
6
0 19 1
0 1 12 0
15 2 14 3 13 4 12 5
11 6 10 7 98
a VCC
b
a
c df g b
e fe d c
g
dp
dp
DS2
9
《数字电子技术》
（2）4位双向移位寄存器74LS194A
左/右移，并行输入，保持，异步置零等功能。
RD S1 S0 0 XX 1 00 1 01 1 10 1 11
工作状态 异步置零
例：试分析图中所示电路的功能。
《数字电子技术》
FF1
Q1
1D
CP1
C1
G2
G1
FF2
Q2
&
1D
y
& CP2 C1
①由逻辑图写出驱动方程和输出函数。
驱动方程： D1 Q2n D2 Q2n 由图可知： CP2 CP1 Q1 输出方程： y Q1nQ2nCP1 ②由D触发器的特性方程和上述方程，列出触发器的次态方程。
&
Q1 & y
1J
①驱动方程：J1 xQ2n K1 x
1 x
C1 1K
J2 x K2 x Q1n
FF1
1J
Q2
②状态方程：
C1
≥1
1K
FF2
Qn1 1

J1 Q1n

K 1Q1n

xQ2n
Q1n xQ1n CP
xQ2n Q1n xQ1n
Qn1 2

Q n 1 1

CP1

D1

CP1
Q2n
Q n 1 2

CP2

D2

CP2
Q2n

CP1
Q1n
Q2n
《数字电子技术》
Q n 1 1

CP1

D1

CP1
Q2n
③ 列出状态表、状态图。 Q2n1 CP2 D2 CP2 Q2n CP1 Q1n Q2n
保持 右移 左移 并行输入
《数字电子技术》
用74LS194A接成多位双向移位寄存器
例如：用74LS194A构成8位双向移位寄存器
三、计数器
《数字电子技术》
用于计数、分频、定时、产生脉冲以及数字运算等。
分类：
按触发器动作特点分： 同步计数器和异步计数器。
按计数过程中数字增减分： 加法计数器、减法计数器和可逆计数器。

D
D 101 1
Q n 1 2

Q1n
Q1
1
Q n 1 3

Q2n
Q n 1 4

Q3n
Q2
1
Q3
0
Q4
1011
《数字电子技术》
（1）八位串入/并出移位寄存器SN74LS164
8个具有异步清除端的RS触发器组成
SRG8
9
R
清除端
QA
3
9 CLR QB
4
8
C1/
时钟端
8
CP QC
QD
5 6
串行输入端
同时发生，有先有后。
依据输出信号的特点分类： Mealy型： Y F(X ,Q)
输出信号取决于存储电路的状态和输入变量； Moore型：Y F(Q)
输出信号仅仅取决于存储电路的状态。
《数字电子技术》
2、描述时序逻辑电路的状态转换
状态图 状态表 时序图
一、状态图
《数字电子技术》
输入变量/输出
QG
QH
SN74LS164
RP1 31 42 53 64 10 5 11 6 12 7 13 8
RP2 31 42 53 64 10 5 11 6 12 7 13 8
16 1 15 2 14 3
13 4 12 5 11 6 10 7
98
a VCC
b
a
c df g b
e fe
d
c
g
dp
dp
DS1
9
16 1
《数字电子技术》
5.2 时序逻辑电路的分析
分析：根据给定时序电路，确定它的逻辑功能。
即找出在输入和CLK作用下，电路的次态和输出。
5.2.1 同步时序电路的分析方法
一般步骤： ① 确定组合电路部分和存储电路部分； ② 由逻辑图写出每个触发器的驱动方程，即存储电路中每个
触发器输入信号的逻辑函数式； ③ 将驱动方程代入特性方程，得出每个触发器的状态方程； ④ 根据逻辑图写出电路的输出方程； ⑤ 建立状态表、画出状态图； ⑥ 确定电路的逻辑功能。
按计数器中的数字编码分： 二进制、二—十进制和循环码计数器等。
按计数容量分： 五进制、十进制、六十进制计数器等。
《数字电子技术》
同步计数器
同步二进制计数器
1、同步二进制加法计数器
原理：在多位二进制数末位加1，若第i位以下皆为1时， 则第i位应翻转。
由此得出规律，若用JK触发器构成计数器，则第n位 触发器翻转的条件为：
《数字电子技术》
第五章 时序逻辑电路
♦ 时序逻辑电路的分析方法 ♦ 时序逻辑电路的设计方法 ♦ 常用的几种时序逻辑电路
5.1 概述
《数字电子技术》
时序逻辑电路的特点
1、功能上：任一时刻的输出不仅取决于该时刻 的输入，还与电路原来的状态有关。
例：串行加法器，两个多位数从低位到高位逐位相加。
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共 同决定输出
由4个边沿触发的D触发器构成。 CLR CP D
CP上升沿时，Q随此刻D改变。 0
1 CLR 1Q
2
9
CP
1Q
4 5 12 13
1D 2D
3D 4D
2Q 2Q 3Q
3Q 4Q
4Q
3 7 6 10 11 15 14
SN 74175
1
R
9
C1
4 5 12Q1
1D
Q1
13 FF1
1
1
21
3
7
6
Q2
10 1Q12
《数字电子技术》
3、时序逻辑电路可以用三个方程组来描述：
驱动方程Z G( X ,Qn )
状态方程Qn1 H (Z , Qn )
输出方程Y F ( X ,Qn )
《数字电子技术》
4、时序电路的分类
依据触发器的动作特点分类： 同步时序电路：存储电路中所有触发器的时钟使用统一
的CLK，状态变化发生在同一时刻。 异步时序电路：没有统一的CLK，触发器状态的变化不
存储电路的状态
状态转换方向
二、状态表
《数字电子技术》
电路初态 输入变量
状态方程 输出方程
电路的次态 现态下的输出值
输入变量x 现态变量 Qn 次态变量 Qn1 输出变量y
《数字电子技术》
三、时序图
时序电路在时钟脉冲CP作用下，输入、输出状态 随时间变化的波形图称为时序图。
逻辑功能： 七进制加法计数器
器件实例：4位二进制加法计数器 SN74163
.
清除端
1
CLR
同步预置端
9 10
使能控制端
7
2
3
4
预置数据输入端 5
1
CLR
11
CLK 1Q
2Q
2 5
Leabharlann Baidu
3
1D 3Q
6
4
2D 4Q
9
7
3D 5Q
12
8
4D 6Q
15
13
5D 7Q
16
14
6D 8Q
19
17
7D
18
8D
SN74273
1 11
R C1
输入
3 4
1D CLR CP 25D
输出 说明
Q
7 8
0 × 69×
0
清0
13
1 ↑ 112
1 置1
14 17
1 ↑ 01156
J2 Q2n

K 2Q2n

x Q2n (x Q1n )Q2n xQ2n xQ2nQ1n
③ 输出方程： z xQ2nQ1n
⑤ 列出状态表、状态图、时序图。 0/0
《数字电子技术》
1/0
输入 现态 次态 输出
00
01
x
Q1n Q2n Q1n1Q2n1
y
0 00 00 0 0 01 00 0 0 10 00 0 0 11 00 0 1 00 01 0 1 01 10 0 1 10 11 0 1 11 11 1
0 置0
18
1 0 1×9 Q 保持
SN74273
4、寄存器SN74373
由8个D锁存器器构成，三态输出。
《数字电子技术》
当C信号为高电平时，输出Q随数据输入D变化； 当C信号为低电平时，输入信号被锁存。 寄存器SN74LS373具有较强的驱动能力，常在单片机系 统中用来锁存地址和数据信号。所以常称为锁存器。
序 号
CP Q2n Q1n
CP2 CP1
Q2n1 Q1n1
y
0 ↑ 00 ↑↑
11
0
1 ↑ 01 ↑↑
11
0
2 ↑ 10 0↑
10
0
3 ↑ 11 ↑↑
00
1
/1
/0
00
11
01
10
/0
逻辑功能：二进制计数器。在01状态下可以进入有效循环， 但在10状态不能自启动 。
《数字电子技术》
5.3 常用的时序逻辑电路 寄存器 移位寄存器 计数器