基于FPGA的图像采集卡的设计
基于FPGA的雷达图像采集卡的设计
ｄ ｔ ｒｃｒｅ Ｖ Ｒ） ｔ ｎｔｅ ｉｇｔｅｐｏ ｒ ｔｒ ｉｔｌ ｃ ａ ｐｏｅｔ ｇ ｔ ｉ Ｄ ｅｅ ｐ ｅ ｔ ａａ ｅｏｄｒ（ Ｄ ，ｓ ｅ ｇ ｎｎ ｒｐｉ ａｙ ｎｅｌ ｔ ｌ ｒｐ ｒ ｒ ｈｓ ｎＶ Ｒ ｄｖｌ ｍ ｎ． ｒ ｈ ｈ ｅ ｅｕ ｙｉ ｏ
（ ｏｌ ｅｏ ｕｏ ｔ ｎ ａ ｉ ｎ ｉｅｒ ｇＵ ｉ ｒ ｔ， ａｂｎ１００ ， ｈｎ ） Ｃ ｌ ｇ ｆ ｔ ｉ ，Ｈ ｒ ｎＥ ｇ ｅｉ ｎｖ ｓｙ Ｈ ｒｉ ５０ １Ｃ ｉａ ｅ Ａ ｍａｏ ｂ ｎ ｎ ｅｉ
Ａｂ ｔ ａ ｔ ｈ ｅ ｈ ｏｏ ｙ ｏ ｇ ａ ｈ ｒｎ ｎ ｔ ｏ ｅ ａｌ ｅ ｉｎ ｏ ｄ ｒｃ ｒ ｓｂ ｓ ｄ ｏ Ｐ ｒ ｔｏ ｕ ｅ ． ｓ ｒ ｃ ：Ｔ ｅ ｔ ｃ ｎ ｌ ｇ ｆ ｍａ ｅ ｇ ｔ ｅ ｇ ａ ｄ ｉ ｖ ｒ ｌ ｄ ｓｇ ｆｒ ａ ａ ｄ ａ ｅ ｎ Ｆ ＧＡ ｗｅ ｅｉ ｒ ｄ ｃ ｄ ｉ ｉ ｓ ａ ｎ
维普资讯
第３ ５卷第 １ ０期 ２０ ０ ８年 １ Ｏ月
应
用
科
技
Ｖｏ ＿ ５ ． ．１ ｌ３ № ０ ０ｃ． ００ ｔ２ ８
Ａ ｐ ｉｄ Ｓ ｉｎ ｅ ａ ｄ Ｔ ｃ ｎ ｌ ｇ ｐ ｌ ｃ ｅ ｃ ｎ ｅ ｈ ｏｏ ｙ ｅ
场 同步 时间 和行 同 步 时 间及 消 隐时 间 ， 因此 当 图像
可获得在 Ｖ Ｒ中的信息 ， Ｄ 该信息用于随后事故原 因
的调 查 ， 同时能 够 为分 析 事 故 原 因提 供 有 效 的现 场
资料 ． 雷达 图像信 息 的记 录是 航行 数据 记 录仪 中重 要
的组成 部分 ． 达是 目前 船 舶 航 行 最 重 要 的 通讯 导 雷 航设 备 之一 ， 过船 用 导 航 雷 达 接 口或 自动标 绘 雷 通
基于FPGA和USB3.0的高速视频图像采集处理系统设计
摘要随着机器视觉的广泛应用，以及工业4.0和“中国制造2025”的提出，在数字图像的采集、传输、处理等领域也提出了越来越高的要求。
传统的基于ISA接口、PCI接口、串行和并行等接口的图像采集卡已经不能满足人们对于高分辨率、实时性的图像采集的需求了。
一种基于FPGA和USB3.0高速接口，进行实时高速图像采集传输的研究越来越成为国内外在高速图像采集研究领域的一个新的热点。
针对高速传输和实时传输这两点要求，通过采用FPGA作为核心控制芯片与USB3.0高速接口协调工作的架构，实现高帧率、高分辨率、实时性的高速图像的采集和传输，并由上位机进行可视化操作和数据的保存。
整体系统采用先硬件后软件的设计方式进行设计，并对系统各模块进行了测试和仿真验证。
通过在FPGA 内部实现滤波和边缘检测等图像预处理操作，验证了FPGA独特的并行数据处理方式在信号及图像处理方面的巨大优势。
在系统硬件设计部分，采用OV5640传感器作为采集前端，选用Altera的Cyclone IV E系列FPGA作为系统控制芯片，由DDR2存储芯片进行数据缓存，采用Cypress公司的USB3.0集成型USB3.0芯片作为数据高速接口，完成了各模块的电路设计和采集卡PCB实物制作。
系统软件设计，主要分为FPGA逻辑程序部分、USB3.0固件程序部分和上位机应用软件部分。
通过在FPGA上搭建“软核”的方式，由Qsys系统完成OV5640的配置和初始化工作。
由GPIF II接口完成FPGA和FX3之间的数据通路。
通过编写状态机完成Slave FIFO的时序控制，在Eclipse中完成USB3.0固件程序的设计和开发。
上位机采用VS2013软件通过MFC方式设计，从而完成整体图像采集数据通路，并在上位机中显示和保存。
整体设计实现预期要求，各模块功能正常，USB3.0传输速度稳定在320MB/s，通过上位机保存至PC机硬盘的图像分辨率大小为1920*1080，与传感器寄存器设置一致，采集卡图像采集帧率为30fps，滤波及边缘检测预处理符合要求，采集系统具有实际应用价值和研究意义。
基于FPGA的模拟视频采集器的设计和实现
基于FPGA的模拟视频采集器的设计和实现本文介绍了视频模数转换芯片TVP5150的特点，以及XilinxXc6slx16FPGA 控制TVP5150的硬件接口，着重介绍了Bt656数据格式进行解码和变换，为以后数字图像处理打下基础。
标签：Xilinx；TVP5150；BT656；数字图像处理；VGA一、引言视频在生活中扮演着越来越重要的角色，各种生活场景下都越来越依赖实时视频，因此图像处理和压缩存储越来越重要，本文介绍了一种模拟视频采集的方案，为后续数字图像处理打下基础。
FPGA高通量的并行性特别适合视频流的处理，一般的视频采集卡都是将图像数据回传到PC上进行处理，这样不利于实时的高速图像处理，因此本文设计了一种FPGA直接读取模拟视频的方案，通过TVP5150视频解码芯片将BT.656格式的数据回传到FPGA中，FPGA通过BT.656内嵌的同步码解码图像数据，然后进行数字图像处理。
二、硬件设计本文以Xilinx公司的Xc6slx16FPGA芯片为主要处理核心，整个系统分为视频解码，视频处理，视频显示三大模块，如图1所示。
模拟相机通过CVBS将PAL/NTSC模拟视频信号传输到TVP5150解码芯片中，TVP5150是TI公司专门的视频解码芯片，可以将模拟视频经过模数转换成符合BT.656格式的数字信号，然后将数字信号直接输入到FPGA芯片中，FPGA 作为视频处理核心，把BT.656格式数据解码分奇偶场图像合并，然后将YCbCr422转换到YCbCr444，然后转换到RGB444进行一系列数字图像处理后，发送到视频显示模块，视频显示模块首先根据VGA标准将视频数据进行时序生成，然后通过VGA口输出到显示器中进行显示。
三、系统软件设计本文所采用的为XilinxFPGA芯片，软件为ISE14.7，采用Verilog硬件描述语言开发完成FPGA程序，主要功能为：（1）通过IIC对解码芯片的初始化配置；（2）BT.656数据格式数据采集；（3）DDR存储奇场数据，然后奇偶场数据合并成图像数据；（4）YCbCr422到YCbCr444；（5）图像数据颜色空间的转换YCbCrRGB；（6）数字图像处理（字符叠加，去噪，锐化等）；（7）VGA时序生成。
基于FPGA技术的电子相册设计--本科毕业设计
摘要随着现今电子技术的快速发展，各式各样的电子数码产品层出不穷，人们生活的方方面面也离不开它们，与人们的生活息息相关。
正是电子技术的不断进步与发展，驱使着数码相机以比较低廉的价格出现在市场上。
现今，人们使用数码相机，一次拍摄下来往往就少不了上百张精美的图片，当图片存储在数码相机时，使用电脑来翻查所拍图片的操作比较繁琐，为了更便捷的观看到照片，电子相册就逐渐演变成电子数码相机的一种附属品，得到人们的热捧。
与此同时，电子相册也能够大大节省传统打印照片的费用。
本课题是基于FPGA（Field Programmable Gate Array，现场可编程门阵列）技术设计的电子相册，选取Cyclone系列FPGA芯片EP1C3T144作为控制器，以SDRAM芯片K4S641632作为储存器，读取SD卡内部的图片数据，然后通过15针VGA接口送往LCD 显示出图片，以实现简单的电子相册功能，让电子相册成为普通家庭摆设中的一道引人注目的风景线。
关键字FPGA；电子相册；VGA；CycloneAbstractWith the rapid development of modern electronic technology, digital electronic products of all kinds has penetrated into every aspect of people's life, and is closely related to people's life.It is the continuous progress and development of electronic technology, driven by a digital camera with relatively low prices in the market.Nowadays, common family are in possession of a digital camera, and shooting down tend to store hundreds of beautiful pictures.Therefore,it is so more complicated when we use the computer to turn operation check the picture . In order to more convenient to watch the pictures, electronic photo album is a byproduct of people chasing hot digital camera.At the same time, the electronic photo album can also greatly reduce the cost of traditional print photos.This topic is based on FPGA (Programmable Gate Array Field, field programmable gate array) technology design of electronic albums, the system uses Cyclone series FPGA chipEP1C3T144C8 as the control processor, using SDRAM chip K4S641632 as the register, reading the internal image data of SD card , and then through the 15 pin VGA interface to the LCD display pictures, to achieve a simple electronic albums, can become a beautiful family scenery line.Key words FPGA Electronic photo album VGA Cyclone目录摘要 (I)Abstract (II)第1章绪论 (1)1.1课题来源意义及目的 (1)1.2国内外研究现状及分析 (1)1.3本课题研究的主要内容 (1)1.4预计存在的问题及解决思路 (2)1.5本章小结 (2)第2章总体方案设计 (3)2.1引言 (3)2.2方案论证 (3)2.2.1 FPGA控制模块方案选择 (3)2.2.2 集成的FPGA开发工具方案选择 (4)2.2.3硬件描述语言 (4)2.3总设计方案思想与框图 (5)2.4本章小结 (5)第3章系统电路的设计和实现 (6)3.1系统总体设计 (6)3.2 FPGA最小系统 (6)3.2.1时钟电路 (6)3.2.2复位电路 (7)3.2.3 FPGA功能模块设计与实现 (7)3.2.4 FPGA的JTAG模式配置电路 (18)3.3电源模块 (18)3.4滤波电路 (20)3.5 EPCS接口电路 (21)3.6 SD卡存储模块 (22)3.7 VGA接口模块 (23)3.8 SDRAM存储器接口电路 (25)3.9 本章小结 (26)第4章系统电路调试 (27)4.1 电路板的制作 (27)4.2 电路板调试 (28)4.3 作品实物展示 (29)4.4 本章小结 (30)结论 (31)参考文献 (32)第1章绪论1.1课题来源意义及目的伴随着现今电子技术的迅速发展，各式各样的电子数码产品已融入到人们生活圈子，与人们的生活息息相关。
基于FPGA的ADC采集系统的设计_毕业设计论文
基于FPGA的ADC采集系统的设计摘要基于FPGA在高速数据采集方面有单片机和DSP无法比拟的优势，FPGA具有时钟频率高，内部延时小，全部控制逻辑由硬件完成，速度快，效率高，组成形式灵活等特点。
因此，本文研究并开发了一个基于FPGA的数据采集系统。
FPGA的IO口可以自由定义，没有固定总线限制更加灵活变通。
本文中所提出的数据采集系统设计方案，就是利用FPGA作为整个数据采集系统的核心来对系统时序和各逻辑模块进行控制。
依靠FPGA强大的功能基础，以FPGA作为桥梁合理的连接了ADC、显示器件以及其他外围电路，最终实现了课题的要求，达到了数据采集的目的。
关键词FPGA A/D转换AbstractFPGA is better than microcontroller and DSP in high speed data acquisition, FPGA has higher internal clock frequency, smaller delay than DSP,and all the control logic of FPGA is completed by hardware, FPGA has fast speed, high efficiency, and so on. Therefore, this paper introduces and develops a data acquisition system which is based on FPGA.The I/O pin of FPGA can be defined yourself without fixed limit,it’s very flexible. This design of data acquisition system use FPGA as the data acquisition system core to control the timing and the logic control module. Relying on the powerful function of FPGA, FPGA can connect ADC, display devices and other peripheral circuits, finally we can achieve the requirements of the subject, and the purpose of the data collection。
基于FPGA的图像处理系统设计与实现
基于FPGA的图像处理系统设计与实现图像处理是计算机视觉领域中的重要技术之一，可以对图像进行增强、滤波、分割、识别等操作，广泛应用于医学图像处理、工业检测、安防监控等领域。
而FPGA（Field Programmable Gate Array）可编程门阵列，则是一种自由可编程的数字电路，具有并行处理能力和灵活性。
本文将介绍基于FPGA的图像处理系统的设计与实现。
一、系统设计流程1. 系统需求分析：首先需要明确图像处理系统的具体需求，例如实时性、处理的图像类型、处理的算法等。
根据需求，选择合适的FPGA芯片和外设。
2. 图像采集与预处理：使用图像传感器或摄像头采集图像数据，然后对图像进行预处理，如去噪、增强、颜色空间转换等，从而提高后续处理的准确性和效果。
3. 图像处理算法设计与优化：根据具体的图像处理需求，选择适合的图像处理算法，并对算法进行优化，以提高处理速度和效率。
常用的图像处理算法包括滤波、边缘检测、图像分割等。
4. FPGA硬件设计：基于选定的FPGA芯片，设计硬件电路，包括图像存储、图像处理模块、通信接口等。
通过使用硬件描述语言（如Verilog、VHDL）进行功能模块设计，并进行仿真和验证。
5. 系统集成与编程：将设计好的硬件电路与软件进行集成，包括FPGA程序编写、软件驱动开发、系统调试等。
确保系统的稳定运行和功能实现。
6. 系统测试与优化：对整个系统进行完整的测试和验证，包括功能性测试、性能测试、稳定性测试等。
根据测试结果，对系统进行优化，提高系统的性能和可靠性。
二、关键技术及挑战1. FPGA芯片选择：不同的FPGA芯片具有不同的资源和性能特点，需要根据系统需求选择合适的芯片。
一方面需要考虑芯片的处理能力和资源利用率，以满足图像处理算法的实时性和效果。
另一方面，还需要考虑芯片的功耗和成本，以便在实际应用中具有可行性。
2. 图像处理算法优化：在FPGA上实现图像处理算法需要考虑到算法的计算复杂度和存储开销。
基于FPGA的红外图像实时采集系统设计与实现
基于FPGA的红外图像实时采集系统设计与实现摘要：随着红外图像在军事、航天、安防等领域的广泛应用，对红外图像的实时采集和处理需求越来越高。
本文基于FPGA设计并实现了一个红外图像实时采集系统，通过系统硬件框架、图像采集流程设计以及软硬件协同优化等方面的探究，实现了高效、稳定的红外图像实时采集和传输，为相关领域的探究和应用提供了重要支持。
一、引言红外图像技术是一种利用物体发射的红外辐射进行成像分析的技术，具有透过阴郁、烟雾等不利环境的能力。
它在军事、航天、安防等领域具有重要应用价值。
红外图像的实时采集和处理对于这些领域的探究和应用至关重要，然而传统的红外图像采集系统存在采集速度慢、波动大、传输距离限制等问题。
因此，设计并实现一种基于FPGA的红外图像实时采集系统具有重要意义。
二、系统框架设计基于FPGA的红外图像实时采集系统主要由硬件和软件两个部分组成。
硬件部分包括红外探测器、FPGA开发板、存储器、图像传输模块等；软件部分主要包括图像采集控制程序和数据处理程序。
硬件框架设计接受分层结构，分为红外图像采集层、控制层、存储层和传输层四个部分。
红外图像采集层包括红外探测器和模拟-数字转换电路，负责将红外辐射信号转换为数字信号。
控制层包括FPGA芯片和时钟控制电路，负责采集信号的控制和同步。
存储层包括高速存储器和图像缓存，负责暂存采集到的红外图像数据。
传输层包括数据传输电路和网络接口，负责将采集到的图像数据传输到外部设备。
三、图像采集流程设计图像采集流程是指将红外图像转换为数字信号并存储的过程。
在红外图像采集层，红外探测器将红外辐射信号转换为模拟信号，经过模拟-数字转换电路转换成数字信号。
在控制层，FPGA芯片控制采集信号的采样频率和位宽，通过时钟控制电路实现同步。
在存储层，高速存储器负责将采集到的图像数据暂存起来，图像缓存则将暂存的图像数据进行处理和压缩。
在传输层，数据传输电路将处理和压缩后的图像数据传输到外部设备。
基于T35F324的FPGA开发板图像采集显示系统方案
基于T35F324的FPGA开发板图像采集显示系统方案1.前言个人觉得易灵思的TriOn系列比钛金系列FPGA,就目前而言，更适合做图像显示相关应用，以T35和巨60为例，主要原因如下表所示：易灵思如果专注图像细分领域，毕竟大部分客户还是用DDR和MIPI,因此我觉得钛金系列的架构真的脑袋被驴踢了，DDR和MIP1用硬核才是正确的选择！另外，钛金系列FPGA相对推出时间不够，目前IP也不成熟。
以T35为例，DDR硬核IP在EfinityInterface中直接可以调用DDRIP并设定相关参数，但是钛金系列Ti60还没有包含到工具链中，这让拿不到一手资源的FPGAer就很尴尬，虽然可以理解不集成到IDE中，可以更快的迭代前提不成熟的版本。
M1P1TX/RX 接口，山谷0.8mm40P 接口如上图所示，T35F324的FPGA 开发板，我都做了快半年了，一直没有做一个基于视频图像的像样点的DCm0,甚是惭愧。
为了给当下煎熬的大家送点福利，我打算分2步走，如下：DVP 相机+DDR3+1VDS-1CD 实时显示系统 MIPI 相机+DDR3+1VDS-1CD 实时显示系统前者更关注DDR3硬核、1VDSTX,以及进行并口相机的配置与图像采集，完成实时图像采集、缓存、显示系统；后者则借用1）的基础，更关注MIP1相机的开发，进一步把易灵思FPGA 进行图像采集的优势，发挥一下。
当然这过程肯定还是有不少的坑，有些坑只有自己趟过，才有发言权。
底板串口DC3-40用户接口，兼容兼容@01⑥MT拨动开关BMW 0V5生0等模MIP1摄像头Jr兼容树莓派rOV5640 Efint FPQABOa1Q CraZyfpg>iomEfin1tyT3SF324-Cor∙V1.1一«... M2X>S12202305152.FPGA设计详解言归正传，我们开始干正事：基于T35的摄像头采集、存储、显示系统的介绍。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的图像采集卡的设计
1 引言
现代化生产和科学研究对视频图像采集系统的要求日益提高。
传统的图像采集卡速度慢、处理功能简单、采用分立元件、电路非常复杂；而且可靠性差、不易调试、不能很好地满足特殊要求。
FPGA(现场可编程门阵列)是专用集成电路中集成度最高的一种，用户可对FPGA 内部的逻辑模块和I／O模块重新配置，以实现用户所需逻辑功能。
用户对FPGA的编程数据放入芯片，通过上电加载到FPGA中，对其进行初始化；也可在线对其编程，实现系统在线重构。
基于FPGA技术的图像采集主要是通过集成的FPGA开发板，使用软件编程把图像的采集控制程序写入FPGA开发板的芯片上，通过仿真技术来进行图像的采集处理分析。
通过这种方式，便于及时地发现设计中的错误，从而有效地缩短研发时间。
2 系统的组成及基本原理
该图像采集系统主要由模拟视频信号解码模块，I2C控制接口模块，采样控制模块，SDRAM 存储控制模块。
SAA7113H芯片把从CCD采集来的模拟视频信号转化成YUV＝422格式的数字图像信号。
这些信号在同步脉冲的作用下进入采集控制器。
采样控制器在奇偶场控制信号下把图像信息存入SDRAM中。
该系统可以实现由隔行扫描图像到逐行图像的转化及存储。
2．1模拟视频信号解码
由于SAA7113H芯片具有I2C接口，该模块则通过I2C总线来配置SAA7113H初始化的信息。
工作涉及SAA7113H的初始化字的配置、工作方式的配置；行同步开始和结束标志位、确定亮度、色度、饱和度的大小以及输出图像数据信号的格式。
2．2 I2C控制接口模块
I2C模块作为SAA7113H寄存器初始配置的整体控制模块。
具体可以分成I2C_cmd和数据传输2个模块I2C_cmd模块为纯组合逻辑电路，完成信号的发送控制任务，配合rom
_data[7．0]和rom_addr[7．0]信号完成数据的寻址与存入等工作；而数据传输模块主要和
I2C_cmd模块一起组合成I2C的数据控制写入模块，他主要负责对I2C_cmd模块的输出信号进行缓存，并在其输出端输出I2C总线的串行数据SDA以及I2C总线的串行时钟信号SCL。
2．3采样控制模块
模块在Verilog编程语言的控制下，把SAA7113H输出的一帧灰度数字视频图像数据进行奇偶场的分开存储，达到隔行到逐行的图像转换，与此同时，通过控制行采集数和列采集数，满足720×576，25帧／s的分辨率的要求。
2．4 SDRAM控制存储模块
SDRAM模块作为数据的存储模块，可以具体分成SDRAM控制接口模块以及SDRAM存储模块(SDRAM)。
SDRAM控制接口模块用于对数据存储的控制，发出控制读写信号来使数据存储到SDRAM模块里面；SDRAM模块则通过本身的逻辑存储单元，把从SDRAM控制接口模块出来的数据存储到自身的存储空间中。
3 方案模拟仿真及具体实现
3．1采样控制器的功能仿真
Idel：默认空闲状态(开始或复位状态)。
此时如果收到数据8＇hff，进入Statel，其他情况在本状态停留。
Statel：开始接收数据状态。
此时收到数据8＇h00，进入Stare2；收到数据8＇hff，停留在本状态，其他情况返回Idel。
State2：数据确认成功状态。
此时若收到数据8＇h00，数据确认成功，接下来输出图像视频信号，进入State3，其他情况状态转到Idel。
State3：视频图像数据的接收状态，表明数据采集及传送即将开始。
在此状态下，若收到数据8＇hc7，进入图像奇数场采集；若收到数据8＇h80，进入图像偶数场采集。
其他情况回到Idel。
State4：奇场图像采集状态。
奇数场开始采集，同时输出场同步及奇场信号来控制计数器计数。
与此同时，状态自动恢复到Idel。
为下一次的图像场的采集做好准备。
State5：偶场图像采集状态。
偶数场开始采集，同时输出场同步及偶场控制信号来控制计数器计数。
与此同时，状态将自动恢复到Idel。
为下一次的图像场采集做好准备。
3．2 SDRAM控制存储模块仿真实现
(1)数据的突发式读取
SDRAM支持的实突发式的读取。
本文所设置的读取设为整页式突发读取，具体的工作过程：cmd发出001b的控制信号，进行带自动预充电的SDRAM读操作，cmd_ack发出高电平应答信号，同时Cs_n低电平表示片选有效。
控制信号Ras_n，Cas_n，We_n的值输出为010b，表示进行带自动预充电的SDRAM操作，紧接着进行读操作。
数据在读取的时候，从CAS 读取指令发出到第一笔数据输出，存在读取潜伏期(CL)。
故数据的读出有一定的时钟延迟，在本文中CL＝2。
即延时2个时钟周期，之后数据从Dq口从SDRAM读出。
如图6所示是采用序列数读入时的Modelsim的仿真图。
(2)数据的突发式写入
数据的整页式突发写过程与读操作类似：cmd控制信号010b控制进行带自动预充电的SDRAM写操作，cmd_ack应答，Cs_n低电平表示芯片选中工作。
与此同时，控制信号Ras_n，Cas_n，We_n的值输出为011b，对行地址和列地址进行激活，然后发出100b写控制信号。
由于信号的写入不需要时钟延迟，故此时数据从DA-TAIN口输入，经过寄存后从Dq存入SDRAM芯片里面，从而完成采集数据的存储。
如图7所示是采用序列数写入时的modelsim 的仿真图。
4 结语
该图像采集卡系统是基于FPGA技术，软件上则采用verilogHDL实现。
此图像采集卡完全适用于静态图像以及帧数不是很多的动态图像。
经过逻辑分析仪中的采集分析得知，对于一般25帧／s的图像采集要求，该图像采集系统具有很好的效果。
创新点：本文是采用FPGA 的图像采集技术，通过构造采样控器来实现图像信号隔行到逐行的转换，这样就避免了同时使用两个RAM来分别存储奇场信号和偶场信号。
另外，与传统的RAM存储器相比，SDRAM 存储器具有更高的读写速度。