第八章片内外设及应用11讲
合集下载
dsp片内外设
第六章：片内外设 ——可编程定时器 初始化定时器：
(1) 将TCR中的TSS位置1，停止定时器。
(2。
(4) 重新启动定时器。TSS位为0，TRB位为l, 以重载定时器周期值， 使能定时器。
使能定时器中断(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完(挂起)的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。 (3) 可以将ST1中的INTM位清0，使能全局中断。
控制扩展寄存器(BSPCE)控制，其各位的定义如表6-5所示。
第六章：片内外设 ——串行口 缓冲工作模式的操作过程
其功能主要由自动缓冲单元ABU来完成
• 自动缓冲单元(ABU)可独立于CPU自动完成控制串行口与固定 缓冲内存区中的数据交换。它包括
地址发送寄存器(AXR)
块长度发送寄存器(BKX) 地址接收寄存器(ARR) 块长度接收寄存器(BKR) 串行口控制寄存器(BSPCE) • 当发送或接收缓冲区的一半或全部满或空时，ABU才产生CPU 的中断，避免了CPU直接介入每一次传输带来的资源消耗。
• ABU利用独立于CPU的专用总线，让串行口直接读/写C54x内 部存储器。这样可以使串行口处理事务的开销最省，并能达到 较快的数据率。 • BSP有两种工作方式：非缓冲方式和自动缓冲方式。
• ABU具有自身的循环寻址寄存器组，每个都与地址产生单元 相关。发送和接收缓冲存储器位于一个指定的C54x DSP内部存 储器的2K字块中。该块可作为通用的存储器，但却是唯一的自 动缓冲能使用的存储块。
第六章：片内外设 ——可编程定时器 CounterSet .set 100 PERIOD .set 49999 .asg AR1,Counter ；定义计数次数 ；定义计数周期 ；AR1做计数指针，重 新命名以便识别 STM #CounterSet,Counter ；设计数器初值 STM #0000000000010000B,TCR ；停止计数器 STM #PERIOD,TIM ；给TIM设定初值49999 STM #PERIOD,PRD ；PRD与TIM一样 STM #0000011001101001B,TCR；开始定时器 STM #0008H,IMR ；开TIME0的中断 RSBX INTM ；开总中断 NOP B End
DSP原理及应用-绪论
注 意
1982年问世的第一个定点DSP芯片是TMS320C10 同一代TMS320系列DSP产品的CPU结构是相同的， 但片内存储器及外设电路的配置不一定相同
15
TI的三大主力芯片
TMS320C2000系列 用于数字控制系统 TMS320C5000系列 用于低功耗、便携的无线通信终端产品 TMS320C6000系列
2
要求：
不迟到、不早退、更不能无故旷课 按时完成作业，决不容许抄袭现象
课堂上积极回答问题，积极参与讨论
3Leabharlann 第1章 绪论1.1 数字信号处理概述
4
数字信号处理：滤波、参数提取、频谱分析、压缩等
Digital Signal Processing 广义理解 DSP Digital Signal Processor 狭义理解
美国Inmos公司的：IMSA100卷积/相关器
14
TMS320 DSP芯片（通用型）
定点型
TMS320C1x、 TMS320C2x、 TMS320C2xx、 TMS320C5x、 、 TMS320C54x、 TMS320C62x
浮点型
TMS320C3x、 TMS320C4x、 TMS320C67x
外部可扩展的程序和数据空间，总线接口，I/O接口等。
不同的DSP芯片所提供的硬件资源是不相同的，应根据系统的 实际需要，考虑芯片的硬件资源。
27
4．DSP芯片的运算精度
运算精度取决于DSP芯片的字长。定点DSP芯片的字长通常
为16位和24位。浮点DSP芯片的字长一般为32位。
5．DSP芯片的开发工具 快捷、方便的开发工具和完善的软件支持是开发大型、复杂 DSP应用系统的必备条件。
1982年问世的第一个定点DSP芯片是TMS320C10 同一代TMS320系列DSP产品的CPU结构是相同的， 但片内存储器及外设电路的配置不一定相同
15
TI的三大主力芯片
TMS320C2000系列 用于数字控制系统 TMS320C5000系列 用于低功耗、便携的无线通信终端产品 TMS320C6000系列
2
要求：
不迟到、不早退、更不能无故旷课 按时完成作业，决不容许抄袭现象
课堂上积极回答问题，积极参与讨论
3Leabharlann 第1章 绪论1.1 数字信号处理概述
4
数字信号处理：滤波、参数提取、频谱分析、压缩等
Digital Signal Processing 广义理解 DSP Digital Signal Processor 狭义理解
美国Inmos公司的：IMSA100卷积/相关器
14
TMS320 DSP芯片（通用型）
定点型
TMS320C1x、 TMS320C2x、 TMS320C2xx、 TMS320C5x、 、 TMS320C54x、 TMS320C62x
浮点型
TMS320C3x、 TMS320C4x、 TMS320C67x
外部可扩展的程序和数据空间，总线接口，I/O接口等。
不同的DSP芯片所提供的硬件资源是不相同的，应根据系统的 实际需要，考虑芯片的硬件资源。
27
4．DSP芯片的运算精度
运算精度取决于DSP芯片的字长。定点DSP芯片的字长通常
为16位和24位。浮点DSP芯片的字长一般为32位。
5．DSP芯片的开发工具 快捷、方便的开发工具和完善的软件支持是开发大型、复杂 DSP应用系统的必备条件。
51单片机_片内外设汇总
锁存器
写锁存器
读引脚 返回
片内外设
1.3 P2口
特点： “通用数据I/O端口”和“高八位地址总线”端 口
读锁存器
地址/数据 1/0
控制
Vcc
内部上拉电阻
内部总线
D CL
Q /Q MUX
(地址/数据=0)
锁存器 写锁存器
P2.x 引脚
读引脚
返回上一次
片内外设
与P0口一样，P2口在系统使用外部存储器时，做高八位的 地址总线。 应当注意的是：仅使用外部数据存储器时，P2口分两种情 况： 1）仅仅使用256B的外部RAM时，即使用movx a,@r0指令 访问外部RAM，此时用8位的寄存器R0或R1作间址寄存器， 这时P2口无用，所以在这种情况下，P2口仍然可以做通用 I/O端口。 2）如果访问外部ROM或使用大于256BRAM时，P2口必须 作为外存储器的高八位地址总线。 如：movx a，@dptr ；访问外部数据存储器 movc a，@a+dptr ；访问外部程序存储器 这里使用了16位的寄存器DPTR
片内外设
1. 5 并行端口在使用时应注意的几个问题
“拉电流”还是“灌电流”----与大电流负载的连 接 (我们以美国ATMEL公司生产的AT89C51为例) 1, 使用灌电流的方式与电流较大的负载直接 连接时, 端口可以吸收约20mA的电流而保证端 口电平不高于0.45V（见右上图）。
2,采用拉电流方式连接负载时，AT89C51所 能提供“拉电流”仅仅为80μA，否则输出的 高电平会急剧下降.如果我们采用右下图的方式， 向端口输出一个高电平去点亮LED，会发现，端 口输出的电平不是“1”而是“0”！ 当然，不是所有的单片机都是这样，PIC单 片机就可以提供30mA的拉电流和灌电流。单对 于大多数IC电路，最好还是使用“灌电流”去 推动负载。
片上外设精讲
33
TIN/TOUT 引脚
TCR
35
36
37
38
39
表8-5 定时器控制寄存器 TCR
(1)
40
表8-5 定时器控制寄存器 TCR (2)
位 15 字 段 IDLEEN 数 值 0 1 0 1 0 1 说 明
定时器的Idle使能位。 定时器不能进入idle状态 如果idle状态寄存器中的PERIS=1，定时器进入idle状态
• 输出频率
– CLKMD高电平：输出频率=输入频率 – CLKMD低电平：输出频率=输入频率/2
20
• 失锁 – 对输入时钟跟踪锁定之后 输出时钟发生偏移 • IOB=0 – PLL继续输出时钟 • IOB=1 – 切换到旁路模式，重
新开始PLL锁相过程
21
8.2 通用定时器
• 8.2.1 通用定时器概况 • 8.2.2 工作原理 • 8.2.3 定时器使用要点 • 8.2.4 通用定时器应用实例
说
明
退出Idle状态后，决定PLL是否重新锁定 0 PLL将使用与进入Idle状态之前相同的设置进 行锁定 1 PLL将重新锁定过程 处理失锁 0 时钟发生器不中断PLL，PLL继续输出时钟 1 时钟发生器切换到旁路模式，重新开始PLL锁 相过程 必须保持为0 锁定模式下的PLL倍频值，2~31
16
41
42
43
表8-5 定时器控制寄存器 TCR (3)
位 10 9 8 字 段 TLB SOFT FREE 00 01 10 11 0 1 数 值 0 1 说 明 定时器装载位 TIM、PSC不重新装载 将PRD、TDDR分别复制到TIM、PSC中 在调试中遇到断点时，定时器的处理方法 定时器输出脉冲的宽度 1个CPU时钟周期 2个CPU时钟周期 4个CPU时钟周期 8个CPU时钟周期 自动重装控制位 ARB清0 每次TIM减为0，PRD装入TIM中，TDDR装入PSC中
TIN/TOUT 引脚
TCR
35
36
37
38
39
表8-5 定时器控制寄存器 TCR
(1)
40
表8-5 定时器控制寄存器 TCR (2)
位 15 字 段 IDLEEN 数 值 0 1 0 1 0 1 说 明
定时器的Idle使能位。 定时器不能进入idle状态 如果idle状态寄存器中的PERIS=1，定时器进入idle状态
• 输出频率
– CLKMD高电平：输出频率=输入频率 – CLKMD低电平：输出频率=输入频率/2
20
• 失锁 – 对输入时钟跟踪锁定之后 输出时钟发生偏移 • IOB=0 – PLL继续输出时钟 • IOB=1 – 切换到旁路模式，重
新开始PLL锁相过程
21
8.2 通用定时器
• 8.2.1 通用定时器概况 • 8.2.2 工作原理 • 8.2.3 定时器使用要点 • 8.2.4 通用定时器应用实例
说
明
退出Idle状态后，决定PLL是否重新锁定 0 PLL将使用与进入Idle状态之前相同的设置进 行锁定 1 PLL将重新锁定过程 处理失锁 0 时钟发生器不中断PLL，PLL继续输出时钟 1 时钟发生器切换到旁路模式，重新开始PLL锁 相过程 必须保持为0 锁定模式下的PLL倍频值，2~31
16
41
42
43
表8-5 定时器控制寄存器 TCR (3)
位 10 9 8 字 段 TLB SOFT FREE 00 01 10 11 0 1 数 值 0 1 说 明 定时器装载位 TIM、PSC不重新装载 将PRD、TDDR分别复制到TIM、PSC中 在调试中遇到断点时，定时器的处理方法 定时器输出脉冲的宽度 1个CPU时钟周期 2个CPU时钟周期 4个CPU时钟周期 8个CPU时钟周期 自动重装控制位 ARB清0 每次TIM减为0，PRD装入TIM中，TDDR装入PSC中
教学课件 单片机原理及接口技术(第二版)李全利
输入设备
存储器
输出设备
控制器
运算器
2023/3/2
5
电子计算机经历了五个年代
电子管计算机 晶体管计算机 集成电路计算机 大规模集成电路计算机 超大规模集成电路计算机
结构仍然没有突破冯·诺依曼提出的计算机的经 典结构框架。
2023/3/2
6
1.1.2 微型计算机的组成及其应用形态
微处理器
1971年1月，INTEL将： ❖ 运算器 ❖ 控制器 ❖ 一些寄存器 集成在一个芯片上 --------微处理器
2023/3/2
3
1.1 电子计算机概述
1.1.1 电子计算机的经典结构
1946年2月 15日，第一 台电子数字 计算机问世。
ENIAC
标志着计算机时代的到来，对人类的生产和生活方式产生了 巨大的影响 。
2023/3/2
4
冯·诺依曼提出“程序存储”和“二进制运 算”的思想，构建了计算机经典结构：
特点：结构体系完善，性能已大大提高，面向控制 的特点进一步突出。现在，MCS-51已成为公认的单 片机经典机种 。
2023/3/2
14
性能提高阶段
近年来，不断有单片机新品出现。如ATMEL公司推出 的单片机AT89C51RD2：
8位CPU；64K字节ROM(有ISP能力）；256字节RAM+1K 字节的XRAM+2K字节EEPROM；1个全双工串行口；3个 16位定时/计数器；7个中断源，4个优先级；硬件看 门狗等。
20
指令的表示形式
指令是让单片机执行某种操作的命令，按 一定的顺序以二进制码的形式存放于程序存 储器。如：
0000 0100B
04H
04H:累加器A的内容加1，难记！ INC A，记忆容易。称为符号指令。
单片微型计算机原理及应用_课后习题答案
《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。
由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。
2．微处理器、微型计算机、微型计算机系统有什么联系与区别？微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。
它具有解释指令、执行指令和与外界交换数据的能力。
其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。
微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。
以微型计算机为主体，配上外部输入/输出设备、电源、系统软件一起构成应用系统，称为微型计算机系统。
DSP原理及应用TMS320C54x片内外设及应用实例
应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。
51单片机_片内外设
结构图
片内外设
输入时应先写“1”：在端口电路中，可以发现一个问题：端 口在输入（读引脚）时，原来锁存器的状态可能要影响引 脚电平的输入。例如：原来锁存器的状态为“0”态，即输 出极的下端FET是饱和状态，这样如果外电路向引脚输入 高电平时，电路将不能正确读入。解决的方法就是让下端 的FET截止，即事先向端口写一个“1”。 请注意下面的一段程序：
返回
P0口的位结构图
读锁存器 地址/数据 I/0 控制(=0时)
片内外设
Vcc
Vcc
内部总线
D CL
Q /Q MUX (控制=0时)
锁存器
P0.x 引脚
写锁存器
读引脚
硬件组成： 1）一个输出锁存器（D型触发器）； 2）二个三态门（控制读引脚或读锁存器）； 3）与门和MUX等元件组成的输出控制电路； 4）一对场效应晶体管FET构成的输出电路。
返回
片内外设
1）P0口的I/O操作（通用I/O端口）
在P0口作为通用I/O端口时,控制电路中的“控制” 为“0”电平,多路开关MUX接入下方的锁存器的/Q 端。 由于与门的一个输入端为“0”，所以它使上端的 FET截止。这就是P0口在做I/O口时输出为“漏极 开路”的结构原因。 输出操作：在执行以口为目标的指令时，数据送到 锁存器的“D”端，经“/Q”端送场效应管输出极。 如：送“1”时，/Q=“0”，使下端的FET截止。这样 出现输出极的两个FET全部截止。在这种情况下必 须在端口线上外加上拉电阻。这样在上拉电阻的作 用下，使端口为高电平。同理，若总线向口送“0” 时，锁存器的/Q=1，使下端的FET导通(上面的FET 仍然截止)，这样端口呈现“0”电平。 结构图
返回
片内外设 0000H （上电启动地址）
片内外设
输入时应先写“1”：在端口电路中，可以发现一个问题：端 口在输入（读引脚）时，原来锁存器的状态可能要影响引 脚电平的输入。例如：原来锁存器的状态为“0”态，即输 出极的下端FET是饱和状态，这样如果外电路向引脚输入 高电平时，电路将不能正确读入。解决的方法就是让下端 的FET截止，即事先向端口写一个“1”。 请注意下面的一段程序：
返回
P0口的位结构图
读锁存器 地址/数据 I/0 控制(=0时)
片内外设
Vcc
Vcc
内部总线
D CL
Q /Q MUX (控制=0时)
锁存器
P0.x 引脚
写锁存器
读引脚
硬件组成： 1）一个输出锁存器（D型触发器）； 2）二个三态门（控制读引脚或读锁存器）； 3）与门和MUX等元件组成的输出控制电路； 4）一对场效应晶体管FET构成的输出电路。
返回
片内外设
1）P0口的I/O操作（通用I/O端口）
在P0口作为通用I/O端口时,控制电路中的“控制” 为“0”电平,多路开关MUX接入下方的锁存器的/Q 端。 由于与门的一个输入端为“0”，所以它使上端的 FET截止。这就是P0口在做I/O口时输出为“漏极 开路”的结构原因。 输出操作：在执行以口为目标的指令时，数据送到 锁存器的“D”端，经“/Q”端送场效应管输出极。 如：送“1”时，/Q=“0”，使下端的FET截止。这样 出现输出极的两个FET全部截止。在这种情况下必 须在端口线上外加上拉电阻。这样在上拉电阻的作 用下，使端口为高电平。同理，若总线向口送“0” 时，锁存器的/Q=1，使下端的FET导通(上面的FET 仍然截止)，这样端口呈现“0”电平。 结构图
返回
片内外设 0000H （上电启动地址）
单片机第八章 AT89系列单片机系统的扩展z1
#2存储器端口地址：A=1（P2.6=1），B=0（P2.7=0） ，C=0：选中#2存储器，所以#2存储器的端口地址为： 4000H～7FFFH。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
8.2.3 数据存储器的扩展
1．数据存储器概述 数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作 。RAM为易失性存储器， 断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时，必须 在片外扩展程序存储器。 由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址 锁存器，构成一个三片最小系统，如图8-1b所示。该 图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间， 其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程 序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空 间是互相独立的，其片外数据存储器的空间可达64 KB， 而片内的数据存储器空间只有128 B。如果片内的数据存 储器不够用时，则需进行数据存储器的扩展。
Chapter08_其它常用工业控制器简介
ARM7
3 80 0.06 0.97 冯· 诺伊曼
ARM9
5 150 0.19 (+cache) 1.1 哈佛
ARM10
6 260 0.5 (+cache) 1.3 哈佛
ARM11
8 335 0.4 (+cache) 1.2 哈佛
机械电子工程学院
8.2 ARM的结构特点与工作原理
基于ARM内核的常用微处理器简介 ARM微处理器有多种内核结构，还有多种多样的内部 功能配置组合，在设计一个系统时选择最合适的ARM芯片 非常重要。 一些主流的ARM9处理器芯片如： – – – – – 飞思卡尔：MC9328MX27… 三星：S3C2440A … Atmel公司：AT91SAM9263 … 意法半导体：STR91x … 恩智浦半导体：LPC2000 系列…
备注 不能直接切换到其它模式
运行操作系统的特权 与用户模式类似，但具有可以直 任务 接切换到其它模式等特权
支持高速数据传输及 FIQ异常响应时进入此模式 通道处理
用于通用中断处理 IRQ异常响应时进入此模式 系统复位和软件中断响应时进入 此模式
管理 (svc)
中止 (abt) 未定义 (und)
操作系统保护模式
机械电子工程学院
8.1 DSP的结构特点与工作原理
• 系统复位后程序指针指向0000H处， 程序从该处开始执行，一般要在该处加一 条跳转指令使CPU自动转入用户程序的入 口。 • 0000H-003FH用于存储系统的中断 向量表，当有中断请求信号时，CPU从该 处取出中断子程序的入口地址。FLASH 的其他区域为用户程序区。 • 8000H-87FFH为单口存储器 (SARAM)，仿真时，若程序较小，可将 程序代码放入该区。 • 8800H-FDFFH为用户扩展区。
第八章-C55x的片上外设
如果PLL ENABLE=0，PLL工作于旁路模式，PLL 对输入时钟信号进行分频。分频值由BYPASS DIV 确定： 如果BYPASSDIV=00，输出时钟信号的频率与
输入信号的频率相同，即1分频 如果BYPASSDIV=01，输出时钟信号的频率是
输入信号的1/2，即2分频 如果BYPASSDIV=1x，输出时钟信号的频率是
工作时钟经过分频通过引脚CLKOUT输出，可供其他 器件使用
时钟发生器内有一个数字锁相环（DPLL）和一个时 钟模式寄存器（CLKMD），如表8-1
表8-1 时钟模式寄存器CLKMD（1）
位 15 14
13 12 11～7
字段 Rsvd IAI
IOB TEST PLL MULT
说明
保留
退出Idle状态后，决定PLL是否重新锁定 0 PLL将使用与进入Idle状态之前相同的设置进行锁定 1 PLL将重新锁定过程
2
C55x的片内外设分为如下几类。
2．外部设备连接接口 外部设备连接接口包括外部存储器连接接口、主机接口等 。外部存储器接口主要用来同并行存储器连接，这些存储器包 括SDRAM、SBSRAM、Flash、SRAM存储器等，外部存储器接 口还可以同外部并行设备进行连接，这些设备包括并行A/D、 D/A转换器、具有异步并行接口的专用芯片，并可以通过外部 存储器接口同FPGA、CPLD等连接；主机接口主要用来为主控 CPU和C55x处理器之间提供一条方便、快捷的并行连接接口， 这个接口用来对DSP进行控制、程序加载、数据传输等工作。
其他外设包括DMA控制器、指令流水线等，这些外设主 要用来辅助CPU工作，提高DSP的工作效率。
5
8.1 时钟发生器
时钟发生器概况 时钟工作模式 CLKOUT输出 使用方法
输入信号的频率相同，即1分频 如果BYPASSDIV=01，输出时钟信号的频率是
输入信号的1/2，即2分频 如果BYPASSDIV=1x，输出时钟信号的频率是
工作时钟经过分频通过引脚CLKOUT输出，可供其他 器件使用
时钟发生器内有一个数字锁相环（DPLL）和一个时 钟模式寄存器（CLKMD），如表8-1
表8-1 时钟模式寄存器CLKMD（1）
位 15 14
13 12 11～7
字段 Rsvd IAI
IOB TEST PLL MULT
说明
保留
退出Idle状态后，决定PLL是否重新锁定 0 PLL将使用与进入Idle状态之前相同的设置进行锁定 1 PLL将重新锁定过程
2
C55x的片内外设分为如下几类。
2．外部设备连接接口 外部设备连接接口包括外部存储器连接接口、主机接口等 。外部存储器接口主要用来同并行存储器连接，这些存储器包 括SDRAM、SBSRAM、Flash、SRAM存储器等，外部存储器接 口还可以同外部并行设备进行连接，这些设备包括并行A/D、 D/A转换器、具有异步并行接口的专用芯片，并可以通过外部 存储器接口同FPGA、CPLD等连接；主机接口主要用来为主控 CPU和C55x处理器之间提供一条方便、快捷的并行连接接口， 这个接口用来对DSP进行控制、程序加载、数据传输等工作。
其他外设包括DMA控制器、指令流水线等，这些外设主 要用来辅助CPU工作，提高DSP的工作效率。
5
8.1 时钟发生器
时钟发生器概况 时钟工作模式 CLKOUT输出 使用方法
单片机原理及接口技术(C51编程)(第2版)-习题答案汇总
单片机答案第1章思考题及习题1参考答案一、填空1. 除了单片机这一名称之外，单片机还可称为或。
答：微控制器，嵌入式控制器。
2。
单片机与普通微型计算机的不同之处在于其将、、和三部分，通过内部连接在一起，集成于一块芯片上。
答:CPU、存储器、I/O 口、总线3. AT89S51单片机工作频率上限为 MHz.答：24MHz。
4。
专用单片机已使系统结构最简化、软硬件资源利用最优化，从而大大降低和提高 .答：成本，可靠性。
二、单选1。
单片机内部数据之所以用二进制形式表示，主要是A．为了编程方便B．受器件的物理性能限制C．为了通用性D．为了提高运算速度答：B2. 在家用电器中使用单片机应属于微计算机的。
A．辅助设计应用B．测量、控制应用C．数值计算应用D．数据处理应用答： B3. 下面的哪一项应用，不属于单片机的应用范围。
A．工业控制 B．家用电器的控制 C．数据库管理 D．汽车电子设备答:C三、判断对错1. STC系列单片机是8051内核的单片机。
对12。
AT89S52与AT89S51相比，片内多出了4KB的Flash程序存储器、128B的RAM、1个中断源、1个定时器（且具有捕捉功能）。
对3. 单片机是一种CPU.错4。
AT89S52单片机是微处理器。
错5. AT89S51片内的Flash程序存储器可在线写入（ISP），而AT89C52则不能。
对6. 为AT89C51单片机设计的应用系统板，可将芯片AT89C51直接用芯片AT89S51替换。
对7. 为AT89S51单片机设计的应用系统板,可将芯片AT89S51直接用芯片AT89S52替换。
对8. 单片机的功能侧重于测量和控制，而复杂的数字信号处理运算及高速的测控功能则是DSP的长处。
对第2章思考题及习题2参考答案一、填空1. 在AT89S51单片机中,如果采用6MHz晶振,一个机器周期为。
答:2µs2. AT89S51单片机的机器周期等于个时钟振荡周期。
常见电脑外部设备详细介绍(ppt 86页)
激光打印机
激光打印机的原理可以用几次图像变换来说 明其实现过程。
原稿变位图。激光打印机的光栅图像处理 器将打印页面变为位图，然后转换为电信号送往 激光扫描单元。
位图变电荷“负像”。在激光扫描单元中，
页面位图上的图像点被转换为激光信号发射到成 像鼓上，对应于位图中的各像素点，有像素值存 在时就发射出激光束，无像素值时则不发射。激 光发射时在成像鼓上产生一个细小的照射点，成 像鼓预先带有电荷，被激光束照射到的点会被放 电，未被照射到的点依然带有电荷，经过这一过 程，页面位图就被转换成了成像鼓上的电荷“负 像”。
（2）单击 按钮，打开如图11-5所示的对话框， 选择安装语言。
图11-5
（3）单击 按钮，打开如图11-6所示的对话 框，开始安装程序。
图11-6
（4）单击 按钮，打开如图11-7所示的对话 框，选择是安装本地还是网络打印机。
图11-7
（5）选中
单选项，单击 按钮，打开如
图11-8所示的提示对话框，询问是否具有管理员权
打印速度
打印速度指每分钟打印机所能打印的页数。
如何选购打印机
用途 打印质量 打印速度
用途
如果是需要进行高精度的打印，建议购买激 光打印机。如果需要打印一些票据，那么针式打 印机应该是最佳的选择。
打印质量
相对来说，激光打印机拥有较好的打印质量， 但是价格较贵，而喷墨打印机仍是现在市场上的 主流产品，具有较高的性价比。
限。
图11-8
（6）单击 按钮，打开如图11-9所示的对话 框，在对话框中可选择安装方式。
图11-9
（7）选中
单选项，单击 按钮，打开
如图11-10所示的对话框，选择安装的打印机型号。
片上外设接口整理
片上外设接口整理●6.1引脚连接模块●概述●LPC2000系列微控制器具有管脚复用功能，但是同一引脚在同一时刻只能使用其中一个功能，通过配置相关寄存器控制多路开关来连接引脚与片内外设。
●寄存器描述（PINSEL0,PINSEL1)●LPC2000系列微控制器具有三个32位宽度管脚功能选择寄存器，其中PINSEL0和PINSEL1控制端口0,PINSEL2根据芯片的不同控制的端口数量也不同，通过这三个寄存器即可实现引脚功能的选择。
●●设置寄存器的方式●简单设置●PINSEL0= 0x05<<16●"读一修改一写"方式●PINSEL0 = (PINSEL0 & 0xFFF0FFFF) | (0x05 << 16);●6.2 GPIO原理及应用●概述● GPIO (通用输入／输出端口）是ARM系列芯片中的基本资源，用于二进制数据（数字电路的'0/1'）的输入和输出。
●GPIO相关寄存器描述●●IOxPIN●GPI0引脚值。
IOxPIN[0]对应于Px.0… IOxPIN[31]对应于Px.31引脚●IOxDIR●方向控制位。
IOxOIR[0]对应于Px.0 … IOxDIR[31]对应于Px.31引脚●写入1，作为输出功能●写入0，作为输入功能●IOxSET●输出置位。
IOxSET[0]对应于Px.0 … IOxPIN[31]对应于Px.31引脚●写入1，使对应引脚输出高电平。
●写入0，无效●IOxCLR●输出清零。
IOxCLR[0]对应于Px.0… IOxCLR[31]对应于Px.31引脚●写入1，使对应引脚输出低电平●写入0，无效●6.3外部中断输入●外部中断触发方式●边沿触发●上升沿触发●下降沿触发●电平触发●高电平触发●低电平触发●外部中断源●LPC2000系列微控制器几乎所有的外设部件都可以产生中断●其中外部中断含有4个独立的中断输入●中断源14（EINT0）●中断源15（EINT1）●中断源16（EINT2）●中断源17（EINT3）●外部中断相关寄存器描述●EXTMODE●外部中断方式寄存器●控制电平触发还是边沿触发●0为电平●1为边沿●EXTPOLAR●外部中断极性寄存器●控制高（上升）有效还是低（下降）有效●0为低（下降）●1为高（上升）●EXTWAKE●外部中断环形寄存器●将处理器从掉电模式唤醒●EXTINT●外部中断标志寄存器●标志是哪种外部中断（EINT0～3）●●外部中断引脚设置●如果要产生外部中断，除了引脚连接模块的设置，还需设置VIC模块，否则外部中断只能反映在EXTINT寄存器中；●要使器件进入掉电模式并通过外部中断唤醒，软件应该正确设置引脚的外部中断功能，再进入掉电模式。
外设接口概述
在设计软件等待状态时，如果系统中没有与SWWSR软 件等待状态相对应的存储器，那么最好将这些区的等 待状态设为0或1，以防止READY引脚受干扰可能出现的 一些问题。
因此SWWSR的设置为：
R I/O Hi Data Low Data Hi Prog Low Prog
X 001 001 001 111 000
15 ～0 15 ～0
1 1 1 1 1 1 1 1 1 1 1 1
C548,C549
说明
22 ～0 地址总线
15 ～0 数据总线
1 外部存储器选通信号
1 程序空间选择信号
1 数据空间选择信号
1 I/O设备选通信号
1 I/O空间选择信号
1 读/写信号
1 数据准备好信号
1 请求控制存储器接口
1 响应请求
外设接口
一、外设接口的时序关系
1．外设接口引线
数据总线 地址总线 一组控制信号
作用
寻址
片外存储器
I/O口
1
1．外部总线
信号名称 A0 ～A15 D0 ～A15 MSTRB PS DS IOSTRB IS R/W READY HOLD HOLDA MSG IAQ IACK
C541,542,C543,C545,,C546
ta≤15
0
15＜ta≤40
1
40＜ta≤65
2
65＜ta≤90
3
90＜ta≤115
4
115＜ta≤140
5
对于型号为TMS320C54x-40的DSP芯片
9
2．软件等待状态发生器
功能
将外部总线周期延长多达7个机器周 期,方便与外部慢速器件相接口
为什么要对外部存储器分块
因此SWWSR的设置为：
R I/O Hi Data Low Data Hi Prog Low Prog
X 001 001 001 111 000
15 ～0 15 ～0
1 1 1 1 1 1 1 1 1 1 1 1
C548,C549
说明
22 ～0 地址总线
15 ～0 数据总线
1 外部存储器选通信号
1 程序空间选择信号
1 数据空间选择信号
1 I/O设备选通信号
1 I/O空间选择信号
1 读/写信号
1 数据准备好信号
1 请求控制存储器接口
1 响应请求
外设接口
一、外设接口的时序关系
1．外设接口引线
数据总线 地址总线 一组控制信号
作用
寻址
片外存储器
I/O口
1
1．外部总线
信号名称 A0 ～A15 D0 ～A15 MSTRB PS DS IOSTRB IS R/W READY HOLD HOLDA MSG IAQ IACK
C541,542,C543,C545,,C546
ta≤15
0
15＜ta≤40
1
40＜ta≤65
2
65＜ta≤90
3
90＜ta≤115
4
115＜ta≤140
5
对于型号为TMS320C54x-40的DSP芯片
9
2．软件等待状态发生器
功能
将外部总线周期延长多达7个机器周 期,方便与外部慢速器件相接口
为什么要对外部存储器分块
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
接收中断请求 中断可屏蔽？ 中断可屏蔽？ 是 否
I R 否
应位 位
可屏蔽 中断
可屏 蔽中断
图 、
否
INTM=0？ INTM=0？ 可屏 是 可屏 IMR屏蔽位为 屏蔽位为1 IMR屏蔽位为1？ 中断是否被屏蔽 是 IACK中断信号产生 中断被响应 IACK中断信号产生 是
中 断 操 作
INTR
流 程
时钟方式的配置方法 引脚状态
CLKMD1 CLKMD2 CLKMD2
时钟方式 选择方案1 选择方案1
用外部时钟源PLLX3 用外部时钟源PLLX3
选择方案2 选择方案2
用外部时钟源PLLX5 用外部时钟源PLLX5 用外部时钟源PLLX4 用外部时钟源PLLX4 用内部振荡器PLLX5 用内部振荡器PLLX5 用外部时钟源PLLX4.5 用外部时钟源频率除2 用外部时钟源频率除2 用内部振荡器频率除2 用内部振荡器频率除2 外部时钟源PLLX1 外部时钟源PLLX1 停止方式
第八章
TMS320C54X片内外设及其应用 TMS320C54X片内外设及其应用
中断是由外部设备（ 中断是由外部设备（如：A/D）向CPU传送数据，或 是由外部设备 A/D） CPU传送数据， 传送数据 者由外部设备（ D/A） CPU提取数据产生的 提取数据产生的， 者由外部设备（如：D/A）向CPU提取数据产生的，可以 用于发送信号，表明一个特别事件（ 用于发送信号，表明一个特别事件（例如定时器完成计 数）的开始和结束 8．1．1中断请求 1、 不可屏蔽中断 共有16个 共有16个 :两个可以通过硬件控制的不可屏 16 蔽中断分别是中断优先级最高（ 复位中断RS RS以 蔽中断分别是中断优先级最高（1级）的复位中断RS以 优先级为2 及优先级为2的NMI 其他14个只能通过软件控制 其他14个只能通过软件控制 14
它有3个存储器映象寄存器： 它有 个存储器映象寄存器：TIM、PRD和TCR 个存储器映象寄存器 、 和
定时器预定标 分频系数
定时器预定标 计数器
图8-1
定时器组成框图
表8-2
定时器控制寄存器（TCR） 定时器控制寄存器（TCR）的功能
定时器中断的周期 = Tclockout X
(TDDR+1) X (PRD+1)
0 0 0 0 11 10 9 8 0
1 1 0 0 7 6 5 4 C
0 0 0 0 3 2 1 0 0
图、中断向量地址形成
8.2 定时器 C54X片内定时器是软件可编程 用于周期地产生中断和周期输出. 片内定时器是软件可编程, C54X片内定时器是软件可编程,用于周期地产生中断和周期输出. 表8-1 Timer0 地址 0024H 0024H Timer1 地址 0030H 0030H 定时器的三个寄存器 寄存 器 TIM 说明 定时器寄存器， 定时器寄存器 ， 每计数一次自 动减1 动减1
通道0中断标志 第15，14位：保留位，总是 ， 位 保留位，总是0 第6位：DMA通道 中断标志 位 通道 通道5中断标志 第13位：DMA通道 中断标志 第5位：缓冲串口发送中断 标志 位 通道 位 缓冲串口发送中断0标志 第12位：DMA通道 中断标志 第4位：缓冲串口接收中断0标志 位 通道4中断标志 位 缓冲串口接收中断 标志 通道 第11位：缓冲串口发送中断 标志 第3位：定时器中断 标志 位 缓冲串口发送中断1标志 位 定时器中断0标志 第10位：缓冲串口接收中断 标志 第2位：外部中断 标志 位 缓冲串口接收中断1标志 位 外部中断2标志 第9位：HPI中断标志 位 中断标志 第1位：外部中断 标志 位 外部中断1标志 第8位：外部中断 标志 位 外部中断3标志 第0位：外部中断 标志 位 外部中断0标志 第7位：定时器中断1标志 位 定时器中断 标志
时钟内部PLL设置为 。（1）软件可编程 设置为1。 ）软件可编程CKLMD：0X0007h 解：CPU时钟内部 时钟内部 设置为 ： 分析:主频F 16.384MHZ,则时钟周期 则时钟周期T=1/F=1/16.384MHZ=61ns （2）分析:主频F为16.384MHZ,则时钟周期T=1/F=1/16.384MHZ=61ns 最大定时时间t=T 最大定时时间t=T x (1+TDDR) X ( 1+PRD )=61 X 16 X 32768 ns=63.96ms 将定时器设置为1ms,中断服务程序中计数期设置为1000， 将定时器设置为1ms,中断服务程序中计数期设置为1000， 1ms,中断服务程序中计数期设置为1000 则在计数1ms 输出取反一次，得到一个周期为2S 2S的方波 则在计数1ms X 1000=1s 输出取反一次，得到一个周期为2S的方波 为将定时器设置为1ms，设定TDDR=9 为将定时器设置为1ms，设定TDDR=9 ，则： 1ms
中断标志寄存器IFR 中断标志寄存器IFR
当CPU接收到可屏蔽中断请求时,IFR相应的位置1,直 CPU接收到可屏蔽中断请求时,IFR相应的位置1,直 接收到可屏蔽中断请求时,IFR相应的位置1, 到中断得到处理为止. 到中断得到处理为止.
图7-2
中断标志寄存器（IFR） 中断标志寄存器（IFR）结构图
0 1 1 0 0 1 1 0
0 1 0 1 0 1 0 1
0 0 0 0 1 1 1 1
用外部时钟源PLLX2 用外部时钟源PLLX2 用内部振荡器PLLX3 用内部振荡器PLLX3 用外部时钟源PLLX1.5 用外部时钟源PLLX1.5 用外部时钟源频率除2 用外部时钟源频率除2 用内部振荡器频率除2 用内部振荡器频率除2 外部时钟源PLLX1 外部时钟源PLLX1 停止方式
状态寄存器PMST=0X00a5H 例：已知中断号INT0= 16 ，状态寄存器PMST=0X00a5H ， 已知中断号INT0= 求中断向量地址
INT0 = 10 H IPTR=0 0000 0001H 左移2 左移2位后 INT0=40H 向 量 0 0 0 0 指 位 15 14 13 12 针 向量地 0 址
STACK t0_cout t0_flag
TVAL
TIM0 PRD0 TCR0 TIMES
.text ********************************** ; 中断矢量表程序段 _c_int00 _c_int00 b start nop nop NMI rete nop nop nop SINT17 17* SINT17 .space 4*17*16 TINT: TINT: B timer nop nop .space 4*8*16
表 C5402中断源的中断向量及硬 件中断优先权
中断屏蔽寄存器IMR是用于屏蔽外部和内部的硬件中断。 中断屏蔽寄存器IMR是用于屏蔽外部和内部的硬件中断。通过 IMR是用于屏蔽外部和内部的硬件中断 IMR可以检查中断是否被屏蔽 可以检查中断是否被屏蔽， IMR位置 位置0 读IMR可以检查中断是否被屏蔽，在IMR位置0，则屏蔽该中断 中断屏蔽寄存器IMR 中断屏蔽寄存器
D D 保 M M A C 留 A C 5 5 1514 13 D M A C 4 D D BR HP BX TI M IN M IN IN IN N A T3 A T1 T1 T T1 C C 0 0 12 11 10 9 8 7 6
BX BR TI IN IN IN IN IN N T2 T1 T0 T0 T0 T 0 5 4 3 2 1 0
4．汇编源程序如下： ．汇编源程序如下：
.mmregs .def _c_int00 .usect "STACK",100h .usect "vars",1 ;计数器 计数器 .usect “vars”,1 ;当前 输出电平标志。 当前XF输出电平标志 当前 输出电平标志。 ;t0_flag=1，则XF=1 ， ;t0_flag=0，则XF=0 ， .set 1639 ;1640 10 61=1ms ;因中断程序中计数器初值 因中断程序中计数器初值 ;t0_cout=1000，所以定时时间：1ms 1000=1s ，所以定时时间： .set 0024H ;定时器 寄存器地址 定时器0寄存器地址 定时器 .set 0025H .set 0026H .data .int TVAL ;定时器时间常数 定时器时间常数
定时器周期寄存器， TIM减为 减为0 定时器周期寄存器 ， 当 TIM 减为 0 后 ， CPU自动将PRD的值装入 自动将PRD的值装入TIM CPU自动将PRD的值装入TIM
0025H 0025H
0031H 0031H
PRD
0026H 0026H
0032H 0032H
TCR
定时器控制寄存器， 定时器控制寄存器 ， 包含定时 器的控制和状态位
表8-5
时钟方式寄存器CLKMD各位域功能 时钟方式寄存器CLKMD各位域功能 CLKMD
15~12
11
10~3
2
1
0
PLLMUL PLLDIV
PLLCOUNT PLL ON/OFF PLLNDIV PLL STATUS PLL PLL PLL / PLL
PLL 乘 数
时钟方式寄存器CLKMD的功能 的功能 时钟方式寄存器 PLLNDIV 0 0 1 1 1 1
C
中断 否
INTM
ቤተ መጻሕፍቲ ባይዱ
为1 为1 可屏
1 中断 C
C
中断 中断 中断 中
********************************** ; 中断矢量表程序段 _c_int00 B start nop nop NMI rete ;非屏蔽中断 nop nop nop SINT17 .space 4*14*16 ;各软件中断 外中断0 INT0 rsbx intm ;外中断0中断 rete nop nop .space 4*2*16 TINT: B timer ;定时器中断向量 nop nop SINT6 .space 4*8*16 ;软件中断 ******************************************