2章 8086cpu(最新)

（2）变址寄存器 (SI\DI) SI，DI称为变址寄存器，用来存放当前数据所在存储单 元的偏移地址。 在串操作指令中， SI存放源操作数地址的偏移量，称为源变址寄存 器； DI存放目标操作数地址的偏移量，称为目标变址寄存器。
通用寄存器的默认用法
寄存器 特殊用法 AX,AL 乘法/除法指令，作累加器；I/O操作时，作数据寄存器 AH 在LAHF指令中用作目的寄存器((AH)←标志) AL 在BCD码及ASCII码运算指令中作为累加器； 在XLAT指令中作为累加器（AL）←((AL)＋（BX）) BX CX CL 在间接寻址中作为基址寄存器 在循环程序中，作循环次数计数器 在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄 存器（指令执行后，（CL）不变） I/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加 器（当乘积或被除数为32位时，存放高16位数） 在间接寻址中与SS联用，作为基址寄存器 在堆栈操作中，作为堆栈指针指示栈顶的偏移地址 间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为 源变址寄存器 在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作 为目的变址寄存器
请联系p31图1.5
8086CPU的工作过程
12:44
8
EU
•4个通用寄存器（AX、BX、CX、DX） •4个专用寄存器（SP、BP、SI、DI） •算术逻辑单元——ALU •标志寄存器——FR •EU控制器
CPU
BIU
•段寄存器组（CS、DS、SS、ES） •指令指针寄存器——IP •地址加法器和总线接口控制逻辑 •6个字节指令队列
（3）总线控制电路

总线控制电路主要负责产生总线控制信号。例 如：产生对存储器பைடு நூலகம்读/写控制信号和I/O端口 的读/写控制信号等。
（二）执行单元EU（Execution Unit）
EU负责指令的执行。 从BIU的指令队列中取出指令代码，经指令 译码器译码后执行指令所规定的全部功能。 执行指令所得结果或执行指令所需的数据， 都由EU向BIU发出命令，对存储器或I/O接口 进行读/写操作获得。
（1）算术逻辑单元ALU ALU是一个16位的算术逻辑运算部件，用来对操 作数进行算术运算和逻辑运算，也可以按指令的 寻址方式计算出CPU要访问的内存单元的16位偏 移地址。 （2）通用寄存器组、数据暂存寄存器: 是16位的寄存器，它的主要功能是暂时保存数据， 并向ALU提供参与运算的操作数。 （3）EU控制电路: EU控制电路接收从BIU指令队列中取出的指令代 码，经过分析、译码后形成各种实时控制信号， 对各个部件进行实时操作。
累加器 基址寄存器 计数寄存器 数据寄存器 堆栈指针 基址指针 源变址指针 目的变址指针 指令指针 标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
数据寄存器 通用寄存器组 地址指针及 变址寄存器 控制寄存器组 段寄存器组
8086CPU的寄存器结构
一、通用寄存器组
１、数据寄存器（8或16位数据寄存） 4个16位寄存器: AX,BX,CX,DX。 8个8位寄存器：AH,AL,BH,BL,CH,CL,DH,DL。 可以作为算术、逻辑运算的源操作数，向ALU提供 参与运算的原始数据，也可以作为目标操作数，保存运 算的中间结果或最后结果。 在有些指令中，某些寄存器具有特定的用途， 例如：AX作为累加器；BX作为基址寄存器； CX作为计数寄存器；DX作为数据寄存器。
（1）指针寄存器 (SP\BP) 在8086 CPU内存中有一个按照“先进后出”原则进行数 据操作的区域，称为堆栈。CPU对堆栈的操作有两种：压入 （PUSH）和弹出（POP），在进行堆栈操作的过程中，SP用 来指示堆栈栈顶的偏移地址，称为堆栈指针；而其他指令访 问堆栈内容时，用BP来存放位于堆栈段中的一个数据区的 “基址”的偏移量，称为基址指针。 如 PUSH/POP AX 和 MOV AX ，[BP]5
课程体系结构
CPU的内部结构和工作原理.
8086系统结构
编写程序的基础
寻址方式和指令系统
介绍程序设计的方法
程序设计
存储器
存储芯片的结构和运用
接口芯片
接口芯片的结构和运用
第2章 80x86 CPU
1.
2.
3. 4. 5. 6.
8086/8088微处理器的编程结构 8086/8088的 引脚信号及工作模式 8086/8088的总线操作时序 8086/8088存储器的组织和管理 8086/8088多处理器系统 从80286到Pentium系列CPU的发展过程
EU 总线 忙
执行1 忙
后，EU就立即开始执行。 执行指令时不需要访问存储器或 忙 忙 忙 IO端口忙 当BIU取指令与EU执行指令同时需要 8086CPU的指令执行过程 使用总线时，前者优先级高于后者。
BIU和EU并行工作
2.1.2 8086的内部寄存器
D15 ~ D0 AX AH AL BX BH BL CX CH CL DX DH DL SP BP SI DI IP FLAG CS DS SS ES
2.1.1 8086/8088内部编程结构
掌握一个CPU的工作性能和使用方法， 首先 应该了解它的编程结构。
编程结构——就是从一个程序员和使用 者的角度看到的结构，它不同于CPU 内部的物理结构和实际布局。
MOV AX，1000H
MOV DX，AX MOV AX, [1000] ADD AX, [1000]
（三）、EU与BIU的协同并行工作
MPU 等待取指1 执行1 总线 忙 闲 等待取指2 执行2 忙 闲 等待取指3 执行3 忙 闲
早期低于16位的CPU的指令执行过程
BIU
取指1
取指2
8086指令列队有2个空字节， BIU会自动取指令来填充。 取指3 取指4 取指5 取指6
执行2 执行3 执行4 执行5 执行6 总线空闲是指指令队列满，且 每当指令队列中存满一条指令
DX
BP SP SI DI
3、段寄存器（segment registers）
CS（code segment）、DS（data segment）、 SS（stack segment）、ES（extra segment）。 这些寄存器指明了一个特定的现行段，用来存放各段的 段基址。当用户用指令设定了它们的初值后，实际上已经确定 了一个64KB的存储区段。 CS用来存放当前使用的代码段的段基址，用户编制的程 序必须存放在代码段中，CPU将会依次从代码段取出指令代码 并执行。 DS用来存放当前使用的数据段的段基址，程序运行所需 的原始数据以及运算的结果应存放在数据段中。 ES用来存放当前使用的附加段的段基址， 通常也存放数 据，但在数据串操作时，用来存放目标数据串（源数据串在数 据段）。 SS用来存放当前使用的堆栈段的段基址，所有堆栈操作的 数据均保存在这个段中。
２、指针寄存器和变址寄存器（16位数据寄存）
两个指针寄存器 SP(stack pointer)、BP(base pointer) 两个变址寄存器 SI(source index)、DI(destination index)。 通常用来存放存储器单元的16位EA（即相对于 段起始地址的距离，简称偏移地址 EA）。
ZF零标志位: 运算指令执行之后若结果为０则 ZF＝１否则ZF＝０ SF符号标志位: 运算结果的最高位为1，则SF=1. OF溢出标志: 若有符号数运算结果超出带符号数补码表示的范围，则 OF ＝１，否则为０。
判断方法见p21：次高位向最高位有进位 ，最高位向前无进位 或次高位向最高位有进位 ，最高位向前无进位

（2）指令队列缓冲器

是6个字节的“先进先出”的RAM存储器，用来按 顺序存放CPU要执行的指令代码，并送入执行部件 EU中去执行。

EU总是从指令队列的输出端取指令，每当指令队 列中存满一条指令后，EU就立即开始执行。当指 令队列中前两个指令字节被EU取走后，BIU就自动 执行总线操作，读出指令并填入 指令队列中。当 程序发生跳转时，BIU则立即清除原来指令队列中 的内容并重新开始读取指令代码。
· 16位处理器，采用高性能的N沟道、耗尽型 硅栅工艺（NMOS）制造，40脚DIP封装， 内含29000个晶体管 · 16根数据线，20根地址线，可直接寻址存储空 间1M（220），可访问64KB（216）的输入输出 端口。 · 有三种工作时钟， 8086为5MHz ， 8086-2 为8MHz，8086-1为10MHz · Intel 8086 CPU还提供了一套完整的、功能强 大的指令系统。
+
0
1
0
0
1
0
1
0
1
0
（一）BIU
（1）地址加法器和段寄存器

由于8086微处理器具有20位地址线，可以方便地 寻址1MB的内存单元。但在CPU内部只有16位的 寄存器，这就无法保存和传送每个存储单元的20 位地址信息，为了正确地访问存储器，8086采用 了存储器分段结构，将1MB的内存空间划分为若 干个逻辑段，段寄存器用来存放各段的段基址。 地址加法器根据每个逻辑段中使用16位段基址和 16位偏移地址进行寻址，计算并形成CPU所要访 问的存储单元的20位地址信息。 20位物理地址=16位段基址（左移4位）+16位EA
4．指令指针（IP）
IP（instruction pointer）为16位指令指针，IP 的内容总是自动指向BIU将要取的下一条指令代码 的16位偏移地址。当取出1个字节指令代码后，IP 自动加1并指向下一字节指令代码的偏移地址。 IP的内容是由BIU来修改的，用户不能通过指 令预置或修改IP的内容，但有些指令的执行可以 修改它的内容，也可以将其内容压入堆栈或由堆 栈中弹出。
TF单步标志位：ＴＦ= 1 时，表示控制 ＣＰＵ进入单步工作方式。此方式下， ＣＰＵ执行完一条指令就自动产生一次内部中断，用于程序调试过程中。